

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-066865

(43)Date of publication of application : 05.03.2003

(51)Int.Cl. G09F 9/30
G01R 31/00
G09F 9/00
G09G 3/20
G09G 3/30
H05B 33/14

(21)Application number : 2001-254301

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 24.08.2001

(72)Inventor : TAKAHARA HIROSHI
ADACHI KATSUMI
TSUGE HITOSHI


(54) DISPLAY SUBSTRATE, AND METHOD AND DEVICE FOR ITS INSPECTION

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method and a device for inspecting a display panel such as EL.

SOLUTION: A Vdd voltage is applied to the source terminal of a driving TFT 11a and a VS1 voltage is applied to the cathode terminal of an EL element 15. ON voltage applied to gate signal lines 17a and 17b makes TFTs 11b, 11c, and 11d turn on, and a source signal line 18 enters an open state. A current Iw does not flow and all the current flowing to the driving TFT 11a becomes a current Idd flowing to the EL element 15. Pixels displayed on the display panel, therefore, all illuminate. If there is a pixel which does not illuminate, breakage of a TFT or low capacity is estimated.

11 TFT 17 ゲート信号線
12 ゲートドライバ 18 ソース信号線
14 ソースドライバ 19 キャパシタ (コンデンサ)
15 EL素子 20 電流供給線
16 画素



LEGAL STATUS

[Date of request for examination]

25.03.2003

[Date of sending the examiner's decision of rejection]

06.09.2005

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

JP 2003-066865 English Translation

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] It is related with EL display panel of this invention which displays an image mainly with spontaneous light, the array substrates used for this and these test equipment, the inspection approach, etc.

[0002]

[Description of the Prior Art] Since many liquid crystal display panels to a portable equipment etc. are adopted from the advantage of a low power with the thin shape, they are used for devices, such as a word processor, and a personal computer, television (TV), the viewfinder of a video camera, a monitor, etc.

[0003]

[Problem(s) to be Solved by the Invention] However, since a liquid crystal display panel is not a spontaneous light device, it has the trouble that it cannot be displayed that an image does not use a back light. Since predetermined thickness was required in order to constitute a back light, there was a problem that the thickness of a display module became thick.

[0004] Moreover, in order for a liquid crystal display panel to perform color display, it is necessary to use a color filter. Therefore, there was a trouble that efficiency for light utilization was low.

[0005]

[Means for Solving the Problem] In order that this invention may solve the above-mentioned trouble, it has two or more gate signal lines per pixel, and at least one source signal line. And the 1st short circuit section which is in the array substrate used for EL display which performs light modulation by controlling said signal line, and short-circuits electrically the source signal line of two or more of said pixels, The array substrate characterized by having the connection which connects electrically the 2nd short circuit section which short-circuits electrically the gate signal line of two or more of said pixels, said 1st short circuit section, and the 2nd short circuit section is offered.

[0006] Moreover, it has the gate signal line per [1st] pixel, the 2nd gate signal line, and at least one source signal line. And the 1st short circuit section which is shown in EL display which performs light modulation by controlling said signal line, and short-circuits electrically the source signal line of two or more of said pixels, The 2nd short circuit section which short-circuits electrically the 1st gate signal line of two or more of said pixels, The 3rd short circuit section which short-circuits electrically the 2nd gate signal line of two or more of said pixels, The array substrate characterized by having the 1st connection which connects electrically said 1st short circuit section and the 2nd short circuit section, and the 2nd connection which connects electrically said 2nd short circuit section and the 3rd short circuit section is offered.

[0007] Furthermore, a switching element is arranged at each pixel, and a pixel is arranged in the shape of a matrix. It has two or more gate signal lines per pixel, and at least one source signal line. And a gate voltage impression means to be in the test equipment used for EL indicating equipment which performs light modulation by controlling said signal line, and to impress the electrical potential difference which makes said switching element operating state to said two or more gate signal lines, A cathode electrical-potential-difference impression means to impress the 1st electrical potential difference to the cathode of said EL display, The test equipment characterized by providing an anode electrical-potential-difference impression means to impress the 2nd electrical potential difference to the anode of said EL display, and an optical measurement means to detect or measure the lighting condition of said EL display

optically is offered, and there is also **.

[0008]

[Embodiment of the Invention] In order that each drawing may make a plot easy easily [understanding] in this specification, there are an abbreviation and a part which carried out enlarging or contracting. For example, with the sectional view of the display panel of drawing 7 , the closure film 73 etc. is illustrated sufficiently thickly. Moreover, in drawing 1 , the thin film transistor (TFT) which impresses a signal to a pixel electrode is omitted.

[0009] Moreover, it is desirable to omit the phase films for phase compensation etc. and for ** to add timely in the display panel of this invention. The above thing is the same also to the following drawings. Moreover, the part which attached the same number or the notation has a same or similar gestalt, an ingredient, a function, or actuation.

[0010] In addition, especially the contents explained with each drawing etc. are combinable with other examples etc., even if there is no notice. For example, a touch panel etc. can be added to the display panel of drawing 1 or drawing 35 , and drawing 39 , and it can consider as an information display. Moreover, a magnifying lens can be attached and viewfinders, such as a video camera, can also be constituted.

[0011] Moreover, it cannot be overemphasized that the test equipment of drawing 25 is applicable not only to drawing 24 but drawing 28 , drawing 29 , etc. Moreover, it cannot be overemphasized that the analog switch 334 of the source driver 14 explained by drawing 33 may not be formed in a source driver, but you may form in the end of the source signal line 18 of the array substrate 49 using a low-temperature polysilicon technique etc.

[0012] Moreover, the matter about inverter 23 number of stages of the source driver of drawing 33 etc. can apply the matter explained by drawing 2 . Moreover, it cannot be overemphasized that it cannot be limited to this although this invention mainly explains the active-matrix mold display panel with which TFT was formed in each pixel, and it can apply also to a simple matrix type.

[0013] Thus, even if not illustrated especially in the specification, the matter indicated or explained in the specification and the drawing, contents, and a specification can be combined mutually, and can be indicated to a claim. It is because it is impossible to describe all combination on specifications etc.

[0014] It is a low power, and is high display quality, and the organic electroluminescence display panel constituted as a display panel in which thin-shape-izing is still more possible by arranging the plurality of an organic electroluminescence (EL) component in the shape of a matrix attracts attention. In addition, an organic electroluminescence display panel or an organic EL device may be called OELD or OLED.

[0015] As an organic electroluminescence display panel is shown in drawing 4 , the laminating of the organic stratum functionale (EL layer) 47 of at least one layer which consists of an electron transport layer, a luminous layer, an electron hole transportation layer, etc. on the glass plate 49 (array substrate) with which the transparent electrode 48 as a pixel electrode was formed, and the metal electrode (reflective film) 46 is carried out.

[0016] The organic stratum functionale (EL layer) 47 emits light by applying the electrical potential difference of minus to the anode plate (anode) of a transparent electrode (pixel electrode) 48 in the cathode (cathode) of plus and a metal electrode (reflector) 46, namely, impressing a direct current between a transparent electrode 48 and a metal electrode 46. By using the organic compound which can expect a good luminescence property for the organic stratum functionale, EL display panel can be equal to practical use.

[0017] In addition, a cathode electrode or the reflective film may form and constitute the optical interference film which becomes an ITO electrode from dielectric multilayers. Dielectric multilayers form the dielectric film of a low refractive index, and the dielectric film of a high refractive index in a multilayer by turns. That is, it is a dielectric mirror. These

dielectric multilayers have the function which makes good the color tone of the light emitted from organic electroluminescence structure (screen effect).

[0018] It is desirable to use for a metal electrode 46 what has small work functions, such as aluminum, magnesium, an indium, copper, or each alloy. It is desirable to use for example, an aluminum-Li alloy especially. Moreover, a conductive big ingredient or gold of a work function, such as ITO, etc. can be used for a transparent electrode 48. In addition, when gold is used as an electrode material, an electrode will be in a translucent condition.

[0019] In addition, in case a thin film is vapor-deposited to the pixel electrode 46 etc., it is good to form the organic electroluminescence film in argon atmosphere. Moreover, on ITO as a pixel electrode 46, by forming 2 or more nm [10] or less, the stability of an interface improves and luminescence brightness and luminous efficiency will also become good about carbon.

[0020] Hereafter, in order to make easy an understanding of EL display-panel structure of this invention, the manufacture approach of the organic electroluminescence display panel of this invention is explained first.

[0021] In order to improve heat dissipation nature of a substrate 49, you may form with sapphire glass. Moreover, a good thermally conductive thin film or a thermally conductive good thick film may be formed. For example, using the substrate in which the diamond thin film was formed is illustrated. Of course, a quartz-glass substrate, a soda glass substrate, or a lead glass substrate may be used.

[0022] In addition, what used ceramic substrates, such as an alumina, used the metal plate which consists of silicon or copper, or coated [spreading / vacuum evaporation or] the insulator layer with the metal membrane may be used.

[0023] When using a pixel electrode as a reflective mold, since outgoing radiation of the light is carried out from the direction of a front face of a substrate as a substrate ingredient, in addition to the transparence thru/or translucent ingredient of glass, a quartz, resin, etc., impermeable material, such as stainless steel, can also be used. This configuration is illustrated to drawing 7 . The cathode electrode is formed with the transparent electrodes 72, such as ITO.

[0024] It cannot be overemphasized that a substrate may use a plastic plate. A plastic plate cannot break easily, and since it is lightweight, it is the optimal as a substrate for display panels of a cellular phone. As for a plastic plate, it is desirable to stick an auxiliary substrate on one field of the base substrate used as a core material with adhesives, and to use as a laminated circuit board. Of course, these substrate 321 grades may not be limited to a plate, and a with a 0.3mm or less 0.05mm or more thickness film is sufficient as them.

[0025] In addition, degradation of organic electroluminescence by moisture is early. Since permeability of resin is good, it is desirable to form the DLC (diamond- -like carbon) film in a substrate front face for the purpose of preventing this. moreover -- many -- when several films or substrates are stretched and it constitutes them, it constitutes -- many -- it is desirable to use the thing in which the DLC film was formed on one or more front faces, such as a film of several sheets. Moreover, a thin glass substrate may be used or you may adopt by making the interlayer of the substrate which constitutes a metal film or a plate one or more substrates. What vapor-deposited mineral matter, such as SiO₂ besides DLC, SiN_x, and aluminum 2O₃, may be used. Moreover, what vapor-deposited or applied the inorganic thin film to the multilayer for the metal thin film may be used as an interlayer, or you may form on the surface of a substrate.

[0026] As a substrate of a base substrate, it is desirable to use alicyclic polyolefin resin. A single plate with a thickness [of ARTON by Japan Synthetic Rubber Co., Ltd.] of 200 micrometers is illustrated as such alicyclic polyolefin resin. The auxiliary substrate (or a film or film) which consists of polyester resin, polyethylene resin, or polyether sulphone resin etc.

with which the rebound ace court layer which has thermal resistance, solvent resistance, or a moisture permeability-proof function in one field of a base substrate, and the gas barrier layer with an infiltrative-proof function were formed is arranged.

[0027] The thin film transistor (TFT) as two or more switching elements or current controlling elements is formed in 1 pixel. TFT to form may be TFT of the same class, and like TFT of a P channel mold and N channel mold, although you may be TFT of a different class, a switching transistor and the transistor for a drive of the thing of like-pole nature are desirably desirable. Moreover, the structure of TFT is not limited by TFT of a planar mold, and may also depend that in which a stagger mold or a reverse stagger mold may be used, and the impurity range (the source, drain) was formed using the self aryne method on a non-self aryne method.

[0028] EL display device of this invention has EL structure by which the laminating of ITO and one or more sorts of organic layers used as a hole impregnation electrode (pixel electrode), and the electron injection electrode was carried out one by one on the substrate. TFT is prepared in said substrate.

[0029] In order to manufacture EL display device of this invention, the array of TFT is first formed on a substrate at a desired configuration. And by the spatter, membranes are formed and patterning of the ITO which is a transparent electrode as a pixel electrode on the flattening film is carried out. Then, the laminating of an organic electroluminescence layer, the electron injection electrode, etc. is carried out.

[0030] What is necessary is just to use the usual polycrystalline silicon TFT as TFT. TFT is prepared in the edge of each pixel of EL structure, and the magnitude is about 10-30 micrometers. In addition, the magnitude of a pixel is about 20micrometerx20micrometer-300micrometerx300micrometer.

[0031] The wiring electrode of TFT is prepared on a substrate. There is a function for a wiring electrode to have low resistance, to connect a hole impregnation electrode electrically, and to hold down resistance low, and generally, that wiring electrode is not restricted to this ingredient in this invention, although the thing containing any one sort of aluminum, aluminum and transition metals (however, Ti is removed), Ti, or the titanium nitride (TiN) or two sorts or more is used. What is necessary is just to usually set it to about 100-1000nm as thickness of the whole which combined the hole impregnation electrode and the wiring electrode of TFT used as the substrate of EL structure, although there is especially no limit.

[0032] An insulating layer is prepared between the wiring electrode of TFT, and the organic layer of EL structure. Although it may be any as long as the paint film of resin system ingredients, such as what formed inorganic system ingredients, such as silicon oxide of SiO₂ grade and silicon nitride, with a spatter or vacuum deposition, a silicon oxide layer which formed by SOG (spin-on glass), a photoresist, polyimide, and acrylic resin, etc. has insulation, polyimide of an insulating layer is desirable. Moreover, an insulating layer also plays the role of the anticorrosion and the waterproof film which protects a wiring electrode from moisture or corrosion.

[0033] The luminescence peak of EL structure may be two or more. EL display device of this invention being green and a blue light-emitting part are obtained with the combination of EL structure of bluish green color luminescence for example, and a green transparency layer or a blue transparency layer. A red light-emitting part can be obtained by the fluorescence conversion layer which changes bluish green luminescence of EL structure of bluish green color luminescence, and this EL structure into the wavelength near red.

[0034] Next, EL structure which constitutes EL display device of this invention is explained. EL structure of this invention has the electron injection electrode which is a transparent electrode, one or more sorts of organic layers, and a hole impregnation electrode. An organic layer has at least one-layer hole transportation layer and a luminous layer, respectively, for

example, has an electron injection transportation layer, a luminous layer, an electron hole transportation layer, and a hole injection layer one by one. In addition, there may not be a hole transportation layer.

[0035] The organic layer of EL structure of this invention can be considered as various configurations, and electron injection and a transportation layer may be omitted, it may consider as a luminous layer and one, or it may mix a hole-injection transportation layer and a luminous layer. An electron injection electrode consists of the small metal, compound, or alloys of the work function preferably formed with vacuum deposition, such as vacuum evaporation and a spatter.

[0036] Especially ITOIZO is desirable, although ITO (tin doped indium oxide), IZO (zinc doped indium oxide), ZnO, SnO₂, and In₂O₃ grade are mentioned since it is the structure which takes out the light which emitted from the hole impregnation electrode side as a hole impregnation electrode for example. As for the thickness of a hole impregnation electrode, it is [that what is necessary is just to have the thickness more than / which can perform hole impregnation enough / fixed] usually desirable to be referred to as about 10-500nm.

[0037] Although it is required for driver voltage to be low in order to raise the dependability of a component, ITO of 10-30ohms / ** (50-300nm of thickness) is mentioned as a desirable thing. When actually using it, the cross protection by reflection by hole impregnation electrode interfaces, such as ITO, should just set up the thickness and the optical constant of an electrode so that optical ejection effectiveness and color purity may fully be satisfied.

[0038] Although a hole impregnation electrode can be formed with vacuum deposition etc., forming by the spatter is desirable. What is necessary is not to restrict and just to use inert gas, such as Ar, helium, Ne, Kr, and Xe, or these mixed gas especially as sputtering gas.

[0039] An electron injection electrode consists of the small metal, compound, or alloys of the work function preferably formed with vacuum deposition, such as vacuum evaporation and a spatter. In order to raise metallic element simple substances, such as K, Li, Na, Mg, La, Ce, calcium, Sr, Ba, aluminum, Ag, In, Sn, Zn, and Zr, or stability as a component of the electron injection electrode formed, it is desirable to use the alloy system containing them of two components and three components. As an alloy system, Ag-Mg (Ag:1 - 20at%), aluminum-Li (Li:0.3 - 14at%), In-Mg (Mg:50 - 80at%), aluminum-calcium (calcium:5 - 20at%), etc. are desirable, for example.

[0040] What is necessary is just to set preferably 0.1nm or more of thickness of an electron injection electrode thin film to 1nm or more that what is necessary is just to consider as the thickness more than [which can perform electron injection enough] fixed. Moreover, although there is especially no limit in the upper limit, thickness is just usually about 100-500nm.

[0041] A hole injection layer has the function which makes easy impregnation of the electron hole from a hole impregnation electrode, and an electron hole transportation layer has the function which bars the function and electron which convey an electron hole, and is also called a charge impregnation layer and a charge transportation layer.

[0042] An electron injection transportation layer is prepared when the electron injection transportation function of the compound used for a luminous layer is not so high, and it has the function which bars the function which makes easy impregnation of the electron from an electron injection electrode, the function to convey an electron, and an electron hole. A hole injection layer, an electron hole transportation layer, and an electron injection transportation layer increase - Make the electron hole and electron which are poured in to a luminous layer shut up, make a recombination field optimize, and improve luminous efficiency. In addition, an electron injection transportation layer may be separately prepared in a layer with an impregnation function, and a layer with a transportation function.

[0043] Although the thickness of a luminous layer, the thickness which combined the hole injection layer and the electron hole transportation layer, and especially the thickness of an electron injection transportation layer are not limited but it changes also with formation approaches, it is usually desirable to be referred to as about 5-100nm.

[0044] What is necessary is just to make them into comparable as the thickness of a luminous layer or 1 / about 10 to 10 times, although the thickness of a hole injection layer and an electron hole transportation layer and the thickness of an electron injection transportation layer are based on the design of recombination / luminescence field. As for an impregnation layer, it is [each thickness in the case of dividing the thickness of a hole injection layer and an electron hole transportation layer, and an electronic injection layer and an electron transport layer] desirable to set 1nm or more and a transportation layer to 20nm or more. The upper limit of the thickness of the impregnation layer at this time and a transportation layer is usually about 100nm in an impregnation layer in about 100nm and a transportation layer. It is also the same as when preparing two layers of impregnation transportation layers about such thickness.

[0045] Moreover, taking into consideration the carrier mobility and the carrier consistency (decided by ionization potential and the electron affinity) of the luminous layer and electron injection transportation layer to combine, or a hole-injection transportation layer, by controlling thickness, it is possible to design a recombination field and a luminescence field freely, and design of the luminescent color, control of the luminescence brightness and emission spectrum by the cross protection of two electrodes, and control of the spatial distribution of luminescence are enabled.

[0046] The luminous layer of the EL element of this invention is made to contain the fluorescence matter which is the compound which has a luminescence function. Bluish green color luminescent material which is indicated by metal complex coloring matter, such as tris (8-quinolinolato) aluminum [Alq₃] which is indicated by JP,63-264692,A etc., JP,6-110569,A (phenyl anthracene derivative), a 6-114456 official report (tetra-aryl ethene derivative), JP,6-100857,A, this JP,2-247278,A, etc. as this fluorescence matter, for example is mentioned.

[0047] Moreover, the various organic compounds indicated by JP,63-295695,A, JP,2-191694,A, JP,3-792,A, JP,5-234681,A, JP,5-239455,A, JP,5-299174,A, JP,7-126225,A, JP,7-126226,A, JP,8-100172,A, and EP0650955A1 grade can be used for a hole injection layer and an electron hole transportation layer. It is desirable to use a vacuum deposition method for formation of a hole-injection transportation layer, a luminous layer, and an electron injection transportation layer, since a homogeneous thin film can be formed. Hereafter, it explains in more detail about the manufacture approach of EL display panel of this invention, and structure. As explained above, TFT11 which drives a pixel to the array substrate 49 is formed first. One pixel consists of four pieces or five TFT(s). Moreover, the current program of the pixel is carried out and the programmed current is supplied to an EL element. Pixel configurations, such as this combination of TFT11, are explained later. Next, the pixel electrode as a hole-injection electrode is formed in TFT11. The pixel electrode 48 is patternized with photolithography.

[0048] In addition, two or more pixel electrodes may be formed in 1 pixel, and an area gradation display may be realized by controlling these according to an individual. Moreover, it is also effective by changing the magnitude of each pixel electrode of R, G, and B to make a white balance good.

[0049] After the substrate processing after FOTORISO exfoliates by being immersed in commercial resist exfoliation liquid (mixed solution of dimethyl sulfoxide and n methyl 2 pyrrolidone), it carries out a rinse with an acetone, is further immersed for 1 minute into a fuming nitric acid, and removes a resist completely. It is good to perform mechanical

grinding washing with a nylon brush, washing on the front face of ITO which is the pixel electrode 48 fully performing both sides on the front face of a rear face of a substrate, and fully supplying 0.238% water solution of tetramethylammonium hydroxide. Then, it fully rinses with pure water and spin desiccation is performed.

[0050] Moreover, before vacuum evaporation of an organic thin film EL element, in a commercial plasma reactor (the Yamato science incorporated company make, PR41 mold), after performing oxygen plasma treatment for 1 minute on condition that oxygen flow rate 20sccm, pressure 0.2Torr, and RF output 300W, it is good to arrange in EL vacuum evaporation tub.

[0051] However, if the oxygen plasma and O₂ Usher are used at the time of washing, ashing also of the flattening film 71 of the periphery of the pixel electrode 48 will be carried out to coincidence, and the periphery of the pixel electrode 48 will be scooped out. In order to solve this technical problem, in this invention, the edge protective coat 81 which consists pixel electrode 48 periphery of acrylic resin as drawing 8 shows is formed. The ingredient same as a component of the edge protective coat 81 as organic materials which constitute the flattening film 71, such as acrylic resin and polyimide resin, is illustrated, in addition inorganic materials, such as SiO₂ and SiN_x, are illustrated. In addition, it cannot be overemphasized that you may be aluminum 2O₃ etc.

[0052] The edge protective coat 81 is formed so that after the patterning 48 of the pixel electrode 48 and between the pixel electrode 48 may be filled. Of course, it cannot be overemphasized that it is good also as a bank (spacer with which it is made for a metal mask not to touch the pixel electrode 48 directly) of the metal mask at the time of forming this edge protective coat 81 in or more 2 height of 4 micrometers or less, and distinguishing an organic electroluminescence ingredient by different color with.

[0053] With a natural thing, etching etc. may remove this edge protective coat 81 after washing. Moreover, a dopant ingredient is blown up with heating and it is good also as an edge protective coat 81.

[0054] A vacuum evaporation system uses the equipment which converted commercial high vacuum vacuum evaporation equipment (the Japan vacuum-technology incorporated company make, EBV-6DA mold). A main exhauster is the turbo molecular pump (the Osaka vacuum incorporated company make, TC1500) of 1500l. of exhaust velocity, and min, a ultimate vacuum is less than [abbreviation 1×10^{-6} Torr], and all vacuum evaporation is performed in the range of $2 - 3 \times 10^{-6}$ Torr. Moreover, all vacuum evaporation is good to carry out by connecting DC power supply (Kikusui electronic incorporated company make, PAK10-70A) to the resistance heating type vacuum evaporation boat made from a tungsten.

[0055] Thus, on the array substrate arranged in a vacuum layer, the carbon film is formed to 2 or more nm [10] or less. Next, a 4-(N and N-bis(p-methylphenyl) amino)-alpha-phenyl stilbene is formed in about 5nm of thickness with the evaporation rate of 0.3nm/s as a hole injection layer.

[0056] As an electron hole transportation layer, vapor codeposition of N, N'-bis(4'-diphenylamino-4-biphenyl)-N, an N'-diphenyl benzidine (the Hodogaya chemistry incorporated company make), and the 4-N and N-diphenylamino-alpha-phenyl stilbene was carried out with the evaporation rate of 0.3 nm/s and 0.01 nm/s, respectively, and they were formed in about 80nm of thickness. tris (8-quinolinolato) aluminum (said -- Renhua -- study incorporated company make) is formed in about 40nm of thickness with the evaporation rate of 0.3 nm/s as a luminous layer (electron transport layer).

[0057] next -- as an electron injection electrode -- an AlLi alloy (high grade chemistry incorporated company make --) Only Li is formed in about 1nm of thickness with the evaporation rate of about 0.1 nm/s at low temperature from the aluminum/Li weight ratios 99/1. Then, the temperature up of the AlLi alloy was carried out further, and from the

condition in which Li was all out, only aluminum was formed in about 100nm of thickness with the evaporation rate of about 1.5 nm/s, and was used as the electron injection electrode of a laminating mold.

[0058] Thus, after the created organic thin film EL element leaked the inside of a vacuum evaporation tub with desiccation nitrogen, under desiccation nitrogen-gas-atmosphere mind, it stuck the Corning 7059 glass closure free wheel plate 41 with the seal adhesives (sealing compound) 45 (the product made from Anelva, Inc., trade name super back seal 953-7000), and was taken as the display panel.

[0059] In addition, a drying agent 55 is arranged in the space of the closure free wheel plate 41 and the array substrate 49. This is because the organic electroluminescence film is weak to humidity. The moisture which permeates a sealing compound 45 with a drying agent 55 is absorbed, and degradation of the organic electroluminescence film 47 is prevented.

[0060] In the luminous layer which doped the guest to the host, it becomes possible about improvement in brightness and color purity by controlling the intermolecular interaction of guest molecules paying attention to the nano-scale state of aggregation of a guest ingredient.

[0061] The guest ingredient which bears the role which emits light in organic electroluminescence plays the role most important when opting for the luminescence engine performance. Although the luminescence property that it is high in a solution is shown on the occasion of development of a red guest ingredient, there is a problem that effectiveness falls into the film. Its attention is paid to the state of aggregation of the guest ingredient currently first distributed in a luminous layer in order to solve this problem. It is because the intermolecular interaction of the guest molecules which form the state of aggregation of a nano-scale has had big effect on the luminescence property of organic electroluminescence.

[0062] An intermolecular interaction can be controlled by investigating the structure of a guest molecule, and correlation of an intermolecular interaction, and feeding back to a molecular design. Therefore, it comes to acquire in the film the high luminescence property in the solution condition which a guest ingredient has. Furthermore, it is good to use the host ingredient possible nearest to a guest's luminescence wavelength so that matching between a host and a guest may become the optimal.

[0063] In order to control osmosis of the moisture from a sealing compound 45, it is a good cure to lengthen the path (pass) from the outside. For this reason, the detailed irregularity 43 and 44 is formed in the periphery of a viewing area in the display panel of this invention. The heights 44 formed in the periphery of the array substrate 49 are formed in a duplex at least. As for spacing (formation pitch) of a convex and a convex, it is desirable to form in 100 micrometers or more 500 micrometers or less, and, as for the height of a convex, it is desirable to be referred to as 30 micrometers or more 300 micrometers or less. These heights are formed with the La Stampa technique. This La Stampa technique applies the method which OMRON Corp. has adopted as the approach of micro-lens formation, and the method which Matsushita Electric uses as a formation method of a microlens with the pickup lens of CD.

[0064] On the other hand, heights 43 are formed also in the closure free wheel plate 41. The formation pitch of heights 43 is made the same as that of the formation pitch of heights 44. Thus, heights 44 fit into heights 43 exactly by making the same a formation pitch with heights 43 and 44. Therefore, the location gap with the closure free wheel plate 41 and the array substrate 49 does not occur at the time of manufacture of a display panel. A sealing compound 45 is arranged between heights 43 and 44. A sealing compound 45 prevents permeation of the moisture from the outside while pasting up the closure free wheel plate 41 and the array substrate 49.

[0065] It is desirable to use what consists of resin acrylic in UV (ultraviolet rays) hardening mold as a sealing compound 45. Moreover, as for acrylic resin, it is desirable to use what has

a fluorine radical. In addition, the adhesives or the binder of an epoxy system may be used. [0066] As for the refractive index of adhesives or a binder, it is desirable to use or more 1.47 1.54 or less thing. As for especially seal adhesives, it is desirable to add impalpable powder, such as impalpable powder of titanium oxide and silicon oxide, at 95% or less of a rate 65% or more by the weight ratio. Moreover, as for an average diameter, it is [the particle diameter of this impalpable powder] desirable to carry out 20 micrometers or more 100 micrometers or less. The effectiveness which controls penetration of the humidity from the forge-fire outside where the weight ratio of impalpable powder increases becomes high. However, if many [too], air bubbles etc. will tend to enter, space will become large on the contrary, and the seal effectiveness will fall.

[0067] As for the weight of a drying agent, it is desirable to carry out 0.04g or more per die length of 10mm of seal 0.2g or less. It is desirable to carry out 0.06g or more per die length of 10mm of seal 0.15g or less especially. The amount of a drying agent becomes empty, shortly after there is too nothing, there is little moisture prevention effectiveness and an organic electroluminescence layer deteriorates. If many [too], in case a drying agent will carry out a seal, it cannot become a failure, and a good seal cannot be performed.

[0068] Although it is the configuration closed using the free wheel plate 41 of glass in drawing 4, you may be the closure using a film like drawing 7. For example, using for the film of an electrolytic capacitor what vapor-deposited DLC (diamond-like carbon) as a closure film is illustrated. This film has very bad moisture permeability (moisture proof). This film is carried out closure film 74, and is used. Moreover, it cannot be overemphasized that the configuration thing which vapor-deposits the DLC film directly on the front face of an electrode 72 is good.

[0069] It is reflected by the reflective film 46, and the one half of the light generated from the organic electroluminescence layer 47 is penetrated with the array substrate 49, and outgoing radiation is carried out. However, outdoor daylight is reflected, a reflect lump occurs and the reflective film 46 reduces display contrast. For this cure, $\lambda/4$ plate 50 and the polarizing plate 54 are arranged to the array substrate 49. In addition, when a pixel is a reflector, outgoing radiation of the light generated from the EL layer 47 is carried out to above. Therefore, it cannot be overemphasized that a phase plate 50 and a polarizing plate 54 are arranged to an optical outgoing radiation side.

[0070] In addition, a reflective mold pixel constitutes the pixel electrode 48 from aluminum, chromium, silver, etc., and is obtained. Moreover, an interface with an organic electroluminescence layer becomes large by preparing heights (or concave heights) in the front face of the pixel electrode 48, and luminescence area becomes large, and luminous efficiency improves.

[0071] Between a substrate 49 and a polarizing plate (polarization film) 54, one sheet or two or more phase films (a phase plate, a phase rotation means, a phase contrast plate, phase contrast film) are arranged. It is desirable to use a polycarbonate as a phase film. A phase film makes outgoing radiation light generate phase contrast for incident light, and is contributed to performing light modulation efficiently.

[0072] In addition, an organic resin plate or organic resin films, such as polyester resin, PVA resin, polysulphone resin, vinylchloride resin, ZEONEX resin, acrylic resin, and polystyrene resin, etc. may be used as a phase film. In addition, the crystal of Xtal etc. may be used. As for the phase contrast of one phase plate, it is desirable to be referred to as 50nm or more 350nm or less at 1 shaft orientations, and it is desirable to be referred to as 80 morenm or more 220nm or less.

[0073] In addition, it cannot be overemphasized that the circular polarization of light plate 74 (circular polarization of light film) which unified the phase film and the polarizing plate so that it might illustrate to drawing 7 may be used.

[0074] As for the phase film 50, it is desirable for a color or a pigment to color and to give the function as a filter. The red (R) purity of especially organic electroluminescence is bad. Therefore, the fixed wavelength range is cut with the colored phase film 50, and a color temperature is adjusted. As for a color filter, it is common to be prepared by pigment-content powder type resin as a dyeing filter. A pigment absorbs the light of a specific wavelength band and penetrates the light of the wavelength band which was not absorbed. In addition, you may be with the mosaic-like color filter itself as a phase film. In this case, EL element 15 uses the thing of white luminescence.

[0075] A part or the whole of a phase film may be colored as mentioned above, or a diffusion function may be given to a part or the whole. Moreover, embossing of the front face may be carried out, or an antireflection film may be formed for acid resisting. Moreover, it is desirable to form a light-shielding film or the light absorption film in a part without the part or trouble which is not effective in image display, and to demonstrate the improvement effectiveness in contrast according to antihalation in to tighten the black level of a display image ****.

[0076] Moreover, a micro lens may be formed the shape of boiled fish paste, and in the shape of a matrix by forming irregularity in the front face of a phase film. A micro lens is arranged so that it may correspond to one pixel electrode or a pixel in three primary colors, respectively.

[0077] In addition, detailed ** prism etc. is contained in the definition of a micro lens other than a lens with condensing nature. In addition, what has a needlelike configuration is contained. That is, one configuration carries out abbreviation coincidence with pixel size, or a micro lens corresponds, or is as follows [pixel size], and all the things that make light crooked are contained.

[0078] Although described also in advance, the function of a phase film may be given to a color filter. For example, phase contrast can be generated, when rolling out at the time of formation of a color filter or making it phase contrast arise in the fixed direction according to photopolymerization. In addition, phase contrast may be given by carrying out photopolymerization of the smoothing film 71 of drawing 7 . Thus, if constituted, it becomes unnecessary not to constitute a phase film or to arrange it out of a substrate, the configuration of a display panel becomes simple, and low cost-ization can be desired. In addition, it cannot be overemphasized that the above matter may be applied to a polarizing plate.

[0079] As a main ingredient which constitutes a polarizing plate (polarization film) 54, a TAC film (triacetyl cellulose film) is the optimal. A TAC film is because it has the outstanding optical property, surface smooth nature, and processing suitability. About manufacture of a TAC film, it is optimal to produce with a solution flow casting film production technique.

[0080] The thing of the resin film with which the polarizing plate added iodine etc. to poly vinyl alcohol (PVA) resin is illustrated. Since the polarizing plate of the polarization separation means of a pair performs polarization separation by absorbing the polarization component of a different direction from specific polarization shaft orientations among incident light, its use effectiveness of light is comparatively bad. Then, the reflective polarizer which performs polarization separation may be used by reflecting the polarization component (reflective polarizer: RIFUREKÜTIBU polarizer) of a different direction from specific polarization shaft orientations among incident light. Thus, if constituted, the use effectiveness of light will increase with a reflective polarizer, and a display brighter than the above-mentioned example using a polarizing plate will be attained.

[0081] Moreover, as a polarization separation means of this invention, it is also possible besides such a polarizing plate or a reflective polarizer to use what combined the cholesteric-liquid-crystal layer and lambda (1/4) plate, for example, the thing divided into reflective

polarization and transparency polarization using Brewster's include angle, the thing using a hologram, a polarization beam splitter (PBS), etc.

[0082] The AIR coat is given to the front face of a polarizing plate 54 although not illustrated in drawing 4. The configuration which forms an AIR coat by dielectric monolayer or multilayers is illustrated. In addition, the resin of a low refractive index of 1.35-1.45 may be applied. For example, the acrylic resin of a fluorine system etc. is illustrated. Or more 1.37 1.42 or less thing of a refractive index is [especially a property] good.

[0083] Moreover, an AIR coat has the configuration of three layers, or a two-layer configuration. In addition, in the case of three layers, it is used in order to prevent reflection in the wavelength band of the large light, and it calls this a multi-coat. In a two-layer case, it is used in order to prevent reflection in the wavelength band of the specific light, and it calls this V quart. A multi-coat and V quart are properly used according to the application of a display panel. In addition, not the thing to limit more than two-layer but one layer is sufficient.

[0084] In the case of a multi-coat, optical thickness carries out $nd_1 = \lambda / 4$ laminatings of $nd_1 = \lambda / 2$ and the magnesium fluoride (MgF_2) for $nd_1 = \lambda / 4$, and a zirconium (ZrO_2), and an aluminum oxide (aluminum $2O_3$) is formed. Usually, a thin film is formed as a value of 520nm or near of those as λ . optical in silicon monoxide (SiO) in the case of V quart -- thickness $nd_1 = \lambda / 4$, and magnesium fluoride (MgF_2) -- $nd_1 = \lambda / 4$ or yttrium oxide (Y_2O_3), and magnesium fluoride (MgF_2) -- $nd_1 = \lambda / 4$ laminatings are carried out, and it forms. It is better to use Y_2O_3 , when modulating blue glow, since SiO has an absorption band region in a blue side. Moreover, since the direction of Y_2O_3 is stable also from the stability of the matter, it is desirable. Moreover, SiO_2 thin film may be used. Of course, it is good also as an AIR coat using the resin of a low refractive index etc. For example, acrylic resin, such as a fluorine, is illustrated. As for these, it is desirable to use an ultraviolet curing type.

[0085] In addition, in order to prevent that static electricity is charged by the display panel, it is desirable to apply the resin of a hydrophilic property to front faces, such as a display panel. In addition, in order to prevent surface reflection, embossing may be performed on the front face of a polarizing plate 54 etc. Moreover, it is also effective to form transparence electric conduction objects, such as ITO, for a front face.

[0086] Although TFT is connected to the pixel electrode 48, it is not limited to this. It cannot be overemphasized that a diode method (TFD) besides a thin film transistor (TFT), a varistor, a thyristor, ring diode, a PLZT component, etc. are sufficient as an active matrix as a switching element. In addition, a plasma addressing technique may be used. Moreover, as for TFT, it is desirable to adopt LDD (low doping drain) structure.

[0087] In addition, all the general component that carry out transistor actuation of switching, such as FET, etc. is meant in TFT. Moreover, it cannot be overemphasized that the configuration of EL film, panel structure, etc. are applicable also to a simple matrix type display panel. Moreover, it cannot be overemphasized that it does not limit to this although an example raises an organic EL device and this specification explains it as an EL element, and it is applied also to an inorganic EL element.

[0088] The active-matrix method used for an organic EL panel should choose the pixel of 1. specification, and gives required display information. Two conditions that a current can be passed to an EL element through a 2 or 1-frame period must be satisfied.

[0089] In order to satisfy these two conditions, with the component configuration of the conventional organic electroluminescence shown in drawing 12, the transistor for switching for 1st TFT11a to choose a pixel and 2nd TFT11b are taken as the transistor for a drive for supplying a current to EL15.

[0090] Although transistor 11a for switching is required for liquid crystal as compared with

the active-matrix method used for liquid crystal here, transistor 11b for a drive is required in order to make EL15 turn on. Although this reason can hold an ON state by impressing an electrical potential difference in the case of liquid crystal, it is because in the case of EL15 the lighting condition of a pixel 16 is unmaintainable if it does not continue passing a current. [0091] Therefore, in order to continue passing a current, making transistor 11b have to turn on in an EL panel must be continued. First, if both the scanning line and the data line are turned on, a charge will be accumulated in a capacitor 19 through transistor 11a for switching. In order that this capacitor 19 may continue applying an electrical potential difference to the gate of transistor 11b for a drive, even if transistor 11a for switching becomes off, a current continues flowing from the current supply source line 20, and a pixel 16 can be turned on over an one-frame period.

[0092] When displaying gradation using this configuration, it is necessary to impress the electrical potential difference according to gradation as gate voltage of transistor 11b for a drive. Therefore, dispersion in the ON state current of transistor 11b for a drive appears in a display as it is.

[0093] If the ON state current of a transistor is the transistor formed with the single crystal, it is very uniform, but in low-temperature polycrystal galvanized iron JISUTA which the formation temperature which can be formed in a cheap glass substrate formed with the low-temperature polysilicon technique of 450 or less degrees, since dispersion in the threshold has dispersion in the range which is $\pm 0.2\text{V}-0.5\text{V}$, corresponding to this, nonuniformity occurs [the ON state current which flows transistor 11b for a drive] in dispersion and a display. Such nonuniformity generates not only dispersion in a threshold electrical potential difference but the mobility of TFT and the thickness of gate dielectric film.

[0094] Therefore, in order to obtain a uniform display, it is necessary to control the property of a device by the approach of displaying gradation in analog, strictly, and cannot be satisfied with it of the spec. which is less than the predetermined range about this variation of stopping, in the present low-temperature polycrystal poly-Si TFT. Since this problem is solved, four transistors are prepared in 1 pixel and how to make dispersion in a threshold electrical potential difference compensate by the capacitor, and to acquire a uniform current, the method of forming a current regulator circuit for every pixel, and attaining equalization of a current, etc. can be considered.

[0095] Since the current by which these approaches are programmed is programmed through EL element 15, when a current path changes, the transistor which controls a drive current to the switching transistor connected to power-source Rhine serves as a source follower, and a drive margin becomes narrow. Therefore, it has the technical problem that driver voltage becomes high.

[0096] Moreover, it is necessary to use the switching transistor linked to a power source in the field where an impedance is low, and the technical problem that it is influenced by property fluctuation of EL element 15 also has this operating range. moreover, when a kink current occurs in the volt ampere characteristic in a saturation region and fluctuation of the threshold electrical potential difference of a transistor occurs in it, if the memorized current value is changed to it, it will obtain to it, and a technical problem is also in it.

[0097] Even if the transistor which controls the current which flows to EL element 15 does not serve as a source follower configuration to the above-mentioned technical problem and the EL element structure of this invention has a kink current in the transistor, it is the configuration which can make small fluctuation of the current value which can suppress the effect of a kink current to min, and is memorized.

[0098] The EL element structure of this invention is specifically formed of two or more transistors 11 and EL elements which a unit pixel becomes from at least four as shown in drawing 1 (a). In addition, a pixel electrode is constituted so that it may lap with a source

signal line. That is, the flattening film which consists of an insulator layer or an acrylic ingredient is formed on the source signal line 18, it insulates, and a pixel electrode is formed on this insulator layer. Thus, the configuration which piles up a pixel electrode is called high aperture (HA) structure on the source signal line 18. That is, the edge section of a source signal line and the edge section of a pixel electrode carry out abbreviation coincidence, or it is made for the edge section of a source signal line and the edge section of a pixel electrode to lap (an insulator layer is in an interlayer).

[0099] It lets the 1st transistor (TFT or switching element) 11a and 3rd transistor (TFT or switching element) 11c pass by activating 1st gate signal line (the 1st scanning line) 17a (ON electrical potential difference being impressed). between a sink, and the gate of the 1st transistor and a drain is short-circuited for the current value which should be passed to said EL element 15 -- as -- 2nd transistor 11b -- 1st gate signal line 17a, while opening being active (ON electrical potential difference being impressed) and by becoming It is remembered that the gate voltage (or drain electrical potential difference) of 1st transistor 11a passes said current value to the capacitor (a capacitor, storage capacitance) 19 connected between the gate of 1st transistor 11a, and the source.

[0100] In addition, as for the capacity 19 between the source-gates of 1st transistor 11a (capacitor), it is desirable to consider as 0.2pF or more capacity of 2pF or less. As other configurations, the configuration which forms a capacitor is also illustrated separately. That is, it is the configuration which forms storage capacitance from a capacitor electrode layer, gate dielectric film, and gate metal. It is more desirable to constitute a capacitor from a viewpoint for stabilizing the viewpoint and display action which prevent the brightness fall by leak of M3 transistor 11c separately in this way.

[0101] The capacity of a capacitor 19 is fundamentally determined in proportion to 1-pixel size. It is desirable to consider as the 0.01 square range of μm^2 [0.2pF or more] 1.0pF of the pixel sizes μm . It is desirable to consider as the 0.01 square range of μm^2 [0.3pF or more] 0.8pF of the pixel sizes μm still more preferably. If the capacity of a capacitor 19 is small, a fixed electrical potential difference cannot be held at an one-frame period, but an image will serve as a flicker. When capacity is too large, it is made to fall remarkably with the numerical aperture of a pixel.

[0102] In addition, for a capacitor 19, it is this better ** to form in the non-display field between the adjoining pixels in general. Generally, when creating full color organic electroluminescence, in order to form an organic electroluminescence layer by the mask vacuum evaporation with a metal mask, the formation location of EL layer by mask location gap occurs. When a location gap occurs, there is a danger that the organic electroluminescence layer of each color will lap. Therefore, 10 μm or more of non-display fields between the pixels which each color adjoins must be left. This part turns into a part which does not contribute to luminescence. Therefore, it becomes an effective means for the improvement in a numerical aperture to form storage capacitance 19 in this field.

[0103] Next, it operates so that 1st gate signal line 17a is passed for it to be inactive (an OFF electrical potential difference is impressed), 2nd gate signal line 17b may be activated, it may change to the path containing the 4th transistor 11d by which the path for which a current flows was connected to said 1st transistor 11a list at EL element 15, and said EL element 15 and the memorized current may be passed to said EL element 15.

[0104] This circuit has four transistors 11 in 1 pixel, and the gate of the 1st transistor M1 is connected to the source of the 2nd transistor M2. The gate of the 2nd transistor and the 3rd transistor M2 is connected to 1st gate signal line 17a, the drain of M2 is connected to the source of M3, and the source of the 4th transistor M4, and the drain of M3 is connected to the source signal line 18. The gate of a transistor M4 is connected to 2nd gate signal line 17b, and the drain of a transistor M4 is connected to the anode electrode of EL15.

[0105] In addition, at drawing 1, all TFTF(s) consist of P channels. Although P channels have somewhat low mobility as compared with TFT of N channel, since pressure-proofing cannot generate degradation easily greatly again, either, it is desirable. However, it does not limit only to this invention constituting an EL element configuration from P channels. You may constitute only from an N channel and may constitute using both N channel and P channels.

[0106] Moreover, the 3rd and 4th transistors are constituted from same polarity, and it constitutes from an N channel, and, as for the 1st and 2nd transistors, constituting from P channels is desirable. Generally a P channel transistor has the large effectiveness which uses 1st transistor 11a as P channels to the EL element which obtains the luminescence reinforcement made into the purpose by there being the features, like there are few reliable kink currents, and controlling a current as compared with N channel transistor.

[0107] Hereafter, the EL element configuration of this invention is explained using drawing 13. The EL element configuration of this invention is controlled by two timing. The 1st timing is timing which makes a required current value memorize. When TFT11b and TFT11c turn on to this timing, it becomes drawing 13 (a) as an equal circuit. Here, the predetermined current I1 is written in from a signal line. Thereby, TFT11a will be in the condition that the gate and a drain were connected, and a current I1 will flow through this TFT11a and TFT11c. Therefore, the electrical potential difference of the gate-source of TFT11a turns into the electrical potential difference V1 on which I1 flows.

[0108] TFT11a and TFT11c close the 2nd timing, it is the timing which TFT11d opens and the equal circuit at that time serves as drawing 13 (b). The electrical potential difference V1 between the source-gates of TFT11a becomes [being held with as, and]. In this case, transistor 11a of M1 becomes fixed [the current of I1] in order to always operate in a saturation region.

[0109] In addition, the gate of transistor 11a and the gate of transistor 11c are connected to the same gate signal line 11a. However, the gate of transistor 11a and the gate of transistor 11c may be connected to a different gate signal line 11 (it enables it to control SA1 and SA2 according to an individual). That is, a 1-pixel gate signal line becomes three (the configuration of drawing 1 is two). By controlling the ON/OFF timing of the gate of transistor 11a, and the ON/OFF timing of the gate of transistor 11c according to an individual, the current value variation of EL element 15 by dispersion in a transistor 11 can be reduced further.

[0110] If 1st gate signal line 17a and 2nd gate signal line 17b are carried out in common and it is the conductivity type (N channel and P channels) with which the 3rd and 4th transistors differed, simplification of a drive circuit and the numerical aperture of a pixel can be raised.

[0111] Thus, if constituted, as timing of this invention of operation, the write-in path from a signal line will become off. That is, in case a predetermined current is memorized, if the path for which a current flows has branching, an exact current value will not be memorized by the capacity between the source-gates of M1 (capacitor). By making TFTM3 and TFTM4 into a different electric conduction form, after M3 surely turns off to the timing from which the scanning line changes by controlling each other threshold, it enables M4 to turn on.

[0112] However, since it is necessary to control each other threshold correctly in this case, cautions of a process are required. In addition, although the circuit described above is realizable with at least four transistors, even if it carries out cascade connection of the transistor 11e (M5) for Miller effect reduction as shown in drawing 1 (b) and the total of a transistor becomes four or more so that more exact timing may control or mention later, the principle of operation is the same. Thus, by considering as the configuration which added transistor 11e, the current programmed through the transistor M3 can pass now with a more sufficient precision to EL element 15.

[0113] In the configuration of drawing 1, it is still more desirable that the current value I_{ds} in the saturation region of 1st transistor 11a satisfies the conditions of a bottom type. In addition, in a bottom type, the value of λ satisfies or less 0.06 0.01 or more conditions between the adjoining pixels.

[0114]

$$I_{ds} = k \cdot (V_{gs} - V_{th})^2 (1 + V_{ds} \cdot \lambda)$$

In this invention, although the operating range of transistor 11a is limited to a saturation region, generally, it separates from the transistor characteristics in a saturation region from an ideal property, and they are influenced of the electrical potential difference between source and drains. This effectiveness is called Miller effect.

[0115] The case where the shift of the threshold set to each transistor 11a in the adjoining pixel ΔV_t occurs is considered. In this case, the current value memorized is the same. ΔL , then abbreviation $\Delta V \lambda$ are equivalent to a gap of the current value of EL element 15 by changing the threshold of transistor 11a in the shift of a threshold. Therefore, it turns out that λ must be below 0.01xx/y noting that y (V) is permitted between the pixels which adjoin the permissible dose of a shift of a threshold, in order to suppress a gap of a current below to x (%).

[0116] This allowed value changes with the brightness of application. If the amount of fluctuation has 2% or more of brightness in the brightness field to 100-cd/m² to 1000 cd/m², human being will recognize the changed boundary line. Therefore, it is required for the amount of fluctuation of brightness (the amount of currents) to be less than 2%. When brightness is higher than 100 cd/cm², the brightness variation of the adjoining pixel becomes 2% or more. When using EL display device of this invention as a display for personal digital assistants, the demand brightness is about [100cds /m] two. When the pixel configuration of drawing 1 was actually made as an experiment and fluctuation of a threshold was measured, the adjoining pixel transistor 11a Set and it turned out that the maximum of fluctuation of a threshold is 0.3V.

[0117] Therefore, in order to suppress fluctuation of brightness within 2%, λ must be 0.06 or less. However, it is not necessary to carry out to 0.01 or less. It is because human being cannot recognize change. Moreover, in order to attain the variation in this threshold, it is necessary to enlarge transistor size enough, and it is unreal.

[0118] Moreover, it is desirable to constitute so that the current value I_{ds} in the saturation region of 1st transistor 11a may satisfy a bottom type. In addition, it may be 1% or more 5% or less between the pixels which fluctuation of λ adjoins.

[0119]

$$I_{ds} = k \cdot (V_{gs} - V_{th})^2 (1 + V_{ds} \cdot \lambda)$$

If λ of the above-mentioned formula has fluctuation even when fluctuation of a threshold does not exist even if between the adjoining pixels, the current value which flows EL will be changed. In order to suppress fluctuation within **2%, fluctuation of λ must be suppressed to **5%. however -- however, it is not necessary to make it to 1% or less It is because human being cannot recognize change. Moreover, in order to attain 1% or less, it is necessary to enlarge transistor size fairly, and it is unreal.

[0120] Moreover, according to an experiment, an array prototype, and examination, it is desirable that the channel length of 1st transistor 11a sets to 10 micrometers or more 200 micrometers or less. It is desirable that the channel length of 1st transistor 11a sets to 15 micrometers or more 150 micrometers or less still more preferably. This is considered to be because for electric field to be eased and for the kink effectiveness to be suppressed low when the channel length L is lengthened, and the grain boundaries included in a channel increase in number.

[0121] Moreover, the transistor 11 which constitutes a pixel is formed by the poly-Si TFT

formed by the laser recrystallization approach (laser annealing), and it is desirable that the direction of the channel in all transistors is the same direction to the direction of radiation of laser.

[0122] The purpose of invention of this patent proposes the circuitry to which dispersion in transistor characteristics does not affect a display, and four or more transistors are [therefore] required for it. If the property of four transistors does not gather when these transistor characteristics determine a circuit constant, it is difficult to ask for a suitable circuit constant. To the direction of a major axis of laser radiation, by the case where the direction of a channel is level, and the case of being perpendicular, the threshold and mobility of transistor characteristics differ from each other, and are formed.

[0123] In addition, extent of dispersion is the same in both cases. Horizontally, if perpendicular, the average of ***** of mobility and a threshold differs. Therefore, the more nearly same one of the direction of a channel of all the transistors that constitute a pixel is desirable.

[0124] Moreover, when C_s and the OFF state current value of 2nd transistor 11b are set to I_{off} for the capacity value of storage capacitance 19, it is desirable to satisfy a degree type.

[0125] $3 < -- C_s/I_{off} < -- 24$ -- it is desirable to satisfy a degree type still more preferably.

[0126] $6 < -- C_s/I_{off} < --$ By setting the OFF state current of 18 transistor 11b to 5 or less pAs, it is possible to stop the current value change which flows EL to 2% or less. This is because the charge stored between the gate-sources (both ends of a capacitor) in the electrical-potential-difference condition of not writing in cannot be held between 1 fields, when leakage current increases. Therefore, if the capacity for are recording of a capacitor 19 is large, the permissible dose of the OFF state current will also become large. Fluctuation of the current value between contiguity pixels can be suppressed to 2% or less by filling said formula.

[0127] Moreover, it is desirable for the transistor which constitutes an active matrix to be constituted by the p-ch polish recon thin film transistor, and to consider as the multi-gate structure where transistor 11b is more than the dual gate. In order that transistor 11b may act as a switch between the source-drains of transistor 11a, the property that an ON/OFF ratio is high as much as possible is required. The high property of an ON/OFF ratio is realizable by making structure of the gate of transistor 11b into the multi-gate structure beyond dual gate structure.

[0128] Moreover, the transistor which constitutes an active matrix consists of polish recon thin film transistors, and it is desirable to make (channel width W) * (channel length L) or less [54-micrometer] into two. [of each transistor] (Channel width W) * (channel length L) and the variation of transistor characteristics have correlation.

[0129] The cause of dispersion in transistor characteristics has a large thing resulting from dispersion in the energy by the exposure of laser etc., therefore in order to absorb this, it is desirable. [of the structure which contains many exposure pitches (generally about ten micrometers) of laser by the inside of a channel as much as possible] By making (channel width W) * (channel length L) or less [54-micrometer] into two, there is no dispersion resulting from laser radiation, and the thin film transistor to which the property was equal can be obtained. [of each transistor]

[0130] In addition, if transistor size becomes small too much, property dispersion by area will occur. Therefore, it is made for (channel width W) * (channel length L) to become two or more [9-micrometer]. [of each transistor] In addition, (channel width W) * (channel length L) has still more preferably desirable 16-micrometer or more 2 thing it is made to become two or less. [of each transistor] [45 micrometer]

[0131] Moreover, things are [making it mobility fluctuation of 1st transistor 11a in the adjoining unit pixel be 20% or less] desirable. When mobility runs short, by the time the charge capacity of a switching transistor deteriorates and it passes a current value required in

time amount, capacity between the gate-sources of M1 cannot be charged. Therefore, dispersion in the brightness between pixels can be made below into ***** by suppressing dispersion in migration within 20%.

[0132] Although the pixel configuration explained the above explanation as a configuration of drawing 1, the above matter is applicable also to the configuration illustrated to drawing 20 and drawing 21. Hereafter, configuration, actuation, etc. are explained about pixel configurations, such as drawing 20.

[0133] When setting up the current passed to EL element 15, the electrical potential difference between the gate sources which produces the signal current passed to TFT11a in TFT11a as a result of [its] I_w is set to V_{gs} . Since between the gate drains of TFT11a has connected too hastily by TFT11d at the time of writing, TFT11a operates in a saturation region. Therefore, I_w is given by the following formulas.

[0134]

$$I_w = \mu_1, Cox_1, \text{ and } W_1/L_1/2(V_{gs}-V_{th1})^2 \quad (1)$$

Here, Cox is the gate capacitance per unit area, and is given by $Cox = \epsilon_0 \text{ and } \epsilon_{nr}/d$. In the mobility of a carrier, and W , as for vacuous mobility and ϵ_{nr} , channel width and L show channel length, ϵ_0 shows [the threshold and μ whose V_{th} is TFT] the specific inductive capacity of gate dielectric film, and d is the thickness of gate dielectric film.

[0135] Current level will be controlled by TFT1b by which I_{dd} is connected to EL element 15 and a serial if the current which flows to EL element 15 is set to I_{dd} . In this invention, since the electrical potential difference between the gate sources is in agreement with V_{gs} of (1) type, if it assumes that TFT1b operates in a saturation region, the following formulas will be realized.

[0136]

$$I_{drv} = \mu_2, Cox_2, \text{ and } W_2/L_2/2(V_{gs}-V_{th2})^2 \quad (2)$$

Generally conditions for the thin film transistor (TFT) of an insulated-gate electric field effect mold to operate in a saturation region are given by the following formulas by making V_{ds} into the electrical potential difference between the drain sources.

[0137]

$$|V_{ds}| > |V_{gs}-V_{th}| \quad (3)$$

Here, since it is approached and formed in the interior of a small pixel, TFT11a and TFT11b are profile $\mu_1 = \mu_2$ and $Cox_1 = Cox_2$, and unless especially creativity is put, they are considered to be $V_{th1} = V_{th2}$. Then, the following formulas are easily drawn from (1) type and (2) types at this time.

[0138]

$$I_{drv}/I_w = (W_2/L_2)/(W_1/L_1) \quad (4)$$

Although it is common in (1) type and (2) types that the value of μ , Cox , and V_{th} itself varies for every pixel, every product, and every manufacture lot as for the point which it should be careful of here, since (4) types do not contain these parameters, I hear that it is not dependent on these dispersion, and there is a value of I_{drv}/I_w .

[0139] If it designs with $W_1 = W_2$ and $L_1 = L_2$, $I_{drv}/I_w = 1$, i.e., I_w and I_{drv} , will become the same value. That is, it is not based on property dispersion of TFT, but since the drive current I_{dd} which flows to EL element 15 becomes the same as that of the signal current I_w correctly, it can control the luminescence brightness of EL element 15 correctly as a result.

[0140] since [as mentioned above,] V_{th1} of TFT11a for conversion and V_{th2} of TFT11b for a drive are fundamentally the same -- both TFT(s) -- if the signal level of cut-off level is impressed to the gate which is in the common potential of ** mutually -- TFT11a and TFT11b -- it must be in both non-switch-on -- it comes out. However, V_{th2} may become low rather than V_{th1} according to factors, such as dispersion in a parameter, also within a pixel in fact. At this time, since the leakage current of subthreshold level flows to TFT11b for a drive,

EL element 15 presents fine luminescence. The contrast of a screen falls by this fine luminescence, and a display property is spoiled.

[0141] Especially in this invention, it is set as the appearance to which the threshold voltage V_{th2} of TFT11b for a drive does not become lower than the threshold voltage V_{th1} of TFT11a for conversion which corresponds within a pixel. For example, even if it makes gate length $L2$ of TFT11b longer than the gate length $L1$ of TFT11a and changes the process parameter of these thin film transistors, it is made for V_{th2} not to become lower than V_{th1} . It is possible for this to control very small current leak. The above matter is applied also to TFT11a of drawing 1, and the relation of TFT11d.

[0142] Transistor TFT11 for conversion a to which the signal current flows as shown in drawing 21, Others [b / which controls the drive current which flows to the light emitting device which consists of EL element 15 grade / transistor TFT11 for drive], Transistor TFT11 for taking in c which connects or intercepts a pixel circuit and data-line data by control of the 1st scanning line scanA (SA), The electrical potential difference between the gate sources of transistor TFT11d for a switch and TFT11a which write in by control of the 2nd scanning line scanB (SB), and short-circuit the gate drain of TFT11a during a period It consists of capacity $C19$ for holding after write-in termination, EL element 15 as a light emitting device, etc. Therefore, since gate signal lines are each two pixels, they can apply the configuration of the whole specification of this invention explained by drawing 1 explained above, drawing 2, drawing 3, etc., a function, actuation, etc.

[0143] Although TFT11c constitutes drawing 21 and the transistor of N-channel MOS (NMOS) and others is constituted from a P channel MOS (PMOS), this needs to be an example and does not necessarily need to be this passage. Although the terminal of one of these is connected to the gate of TFT11a and the other-end child is connected to Vdd (power-source potential), the fixed potential of not only Vdd but arbitration is sufficient as capacity C. The cathode (cathode) of EL element 15 is connected to touch-down potential. Therefore, it cannot be overemphasized that the above matter is applied to drawing 1 etc.

[0144] The configuration of drawing 21 is equipped with two or more pixels containing EL element 15 of the current drive mold which emits light in response to supply of a drive current while it is allotted to the intersection of a data-line drive circuit including the current source CS which generates the signal current I_w which has the scanning-line drive circuit which makes sequential selection of the scanning lines scanA and scanB, and the current level according to brightness information, and is serially supplied to data-line data, and each scanning lines scanA and scanB and each data-line data.

[0145] The pixel configuration shown in drawing 21 as a description matter consists of the accession department which incorporates the signal current I_w from the data-line data concerned, a transducer which once changes and holds the current level of the incorporated signal current I_w to a voltage level, and a mechanical component which passes the drive current which has the current level according to the held voltage level to the light emitting device OLED concerned, when the scanning line scanA concerned is chosen. Specifically, said accession department consists of transistor TFT11 for taking in c.

[0146] Said transducer contains the capacity C connected with thin film transistor TFT11a for conversion equipped with the gate, the source, the drain, and the channel at the gate. The gate is made to generate the voltage level which passed to the channel the signal current I_w incorporated by thin film transistor TFT11 for conversion a, and the accession department, and was changed, and the voltage level produced in capacity $C19$ -TO is held.

[0147] Furthermore, said transducer contains thin film transistor TFT11d for a switch inserted between the thin film transistor TFT11a drain for conversion, and the gate. Thin film transistor TFT11d for switching flows, when changing the current level of the signal current I_w into a voltage level, the drain and the gate of thin film transistor TFT11a for conversion

are connected electrically, and the gate of TFT11a is made to produce the voltage level on the basis of the source. Moreover, thin film transistor TFT11d for a switch is intercepted when holding a voltage level in capacity C, and it separates the capacity C19 linked to the gate of thin film transistor TFT11a for conversion, and this from the drain of TFT11a.

[0148] Moreover, said mechanical component contains thin film transistor TFT11b for a drive equipped with the gate, a drain, the source, and a channel. Thin film transistor TFTb for a drive passes the drive current which accepts in the gate the voltage level held at capacity C19, and has the current level according to it to EL element 15 through a channel. The gate of thin film transistor TFT11a for conversion and the gate of thin film transistor TFT11b for a drive are connected directly, and he constitutes current Miller circuit, and is trying for the current level of the signal current I_w and the current level of a drive current to serve as proportionality.

[0149] Thin film transistor TFT11b for a drive operates in a saturation region, and passes the drive current according to the difference of the voltage level and threshold voltage which were impressed to the gate to EL element 15.

[0150] Thin film transistor TFT11b for a drive is set as the appearance to which the threshold voltage does not become lower than the threshold voltage of thin film transistor TFT11a for conversion which corresponds within a pixel. Specifically, TFT11b is set as the appearance to which the gate length does not become shorter than the gate length of TFT11A. Or TFT11b may be set up so that the gate dielectric film may not become thinner than the gate dielectric film of TFT11a which corresponds within a pixel.

[0151] Or TFT11b may adjust the high impurity concentration injected into the channel, and may set it as the appearance to which threshold voltage does not become lower than the threshold voltage of TFT11a which corresponds within a pixel. As for TFT11a and TFT11b, both should be turned off, if the signal level of cut-off level is impressed to the gate of both the thin film transistors by which common connection was made when it sets up temporarily so that the threshold voltage of TFT11a and TFT11b may become the same. However, dispersion in a process parameter is also in a pixel slightly in fact, and the threshold voltage of TFT11b may become low from the threshold voltage of TFT11a.

[0152] At this time, since the feeble current of subthreshold level flows to TFT11b for a drive also with the signal level below cut-off level, EL element 15 fine-emits light and the contrast fall of a screen appears. Then, gate length of TFT11b is made longer than the gate length of TFT11a. Even if it changes the process parameter of a thin film transistor within a pixel, it is made for the threshold voltage of TFT11b not to become lower than the threshold voltage of TFT11a by this.

[0153] In the comparatively short short-channel-effect field A, V_{th} goes up [gate length L] with the increment in gate length L. On the other hand, in the comparatively big control field B, gate length L is not concerned with gate length L, but V_{th} 's is almost fixed. Gate length of TFT11b is made longer than the gate length of TFT11a using this property. For example, when the gate length of TFT11a is 7 micrometers, gate length of TFT11b is set to about 10 micrometers.

[0154] While the gate length of TFT11a belongs to the short-channel-effect field A, the gate length of TFT11b may be made to belong to the control field B. Thereby, while being able to control the short channel effect in TFT11b, the threshold voltage reduction by fluctuation of a process parameter can be controlled.

[0155] By the above, the leakage current of the subthreshold level which flows to TFT11b can be controlled, fine luminescence of EL element 15 can be suppressed, and it can contribute to a contrast improvement.

[0156] The drive approach of the pixel circuit shown in drawing 21 is explained briefly. First, at the time of writing, the 1st scanning line scanA and the 2nd scanning line scanB are made

into a selection condition. By connecting a current source CS to data-line data, where both the scanning lines are chosen, the signal current I_w according to brightness information flows to TFT11a. A current source CS is a source of a good transformation style controlled according to brightness information. At this time, since it has connected too hastily electrically by TFT11d between the gate drains of TFT11a, (3) types are materialized, and TFT11a operates in a saturation region. Therefore, between the gate source, the electrical potential difference V_{gs} given by (1) formula arises.

[0157] Next, scanA and scanB are made into the condition of not choosing. In detail, TFT11d is first made into an off condition by making scanB into a low. V_{gs} is held by this with capacity C19. Next, since a pixel circuit and data-line data are electrically intercepted by making scanA into a high level and setting to OFF, the writing to another pixel can be performed through data-line data after that. Here, although the data which a current source CS outputs as current level of the signal current need to be effective when scanB is un-choosing, they may be made into the level (for example, write-in data of the following pixel) of arbitration after that.

[0158] Since common connection of TFT11a, the gate, and the source is made [both] and TFT11b is approached and formed in the interior of a small pixel, if TFT11b is operating in the saturation region, the current which flows TFT11b will be given by (2) formulas, and will turn into the drive current I_{dd} which flows to this [15], i.e., an EL element. What is necessary is just to give sufficient power-source potential to Vdd so that (3) types may be materialized in addition even if it takes into consideration the voltage drop in EL element 15 in order to operate TFT11b in a saturation region.

[0159] In drawing 21 and drawing 22, the current mirror ratio of TFT (11a, 11b) which carries out the cause of the current mirror like this is good to carry out to 15 or less [3 or more]. It is good to carry out to ten especially or less [5 or more]. Here, in the current mirror ratio 5, if the current which flows to the source-drain of TFT11a sets to 5microA, it will say designing the current which flows to the source-drain of TFT11b to 1microA. The transistor size of TFT(s) 11a and 11b can design current mirror ratio freely.

[0160] The above easy current mirror ratio is made or more into one for making small effect of the parasitic capacitance of the source signal line 18. When performing a current drive like drawing 1 and drawing 21, in a black display, the current which flows to the source signal line 18 becomes small. Therefore, it is because time amount is needed for the charge and discharge of this parasitic capacitance and it becomes impossible to write a regular electrical potential difference in the capacitor 19 of a pixel at 1H (1 horizontal-scanning period) period, when parasitic capacitance (source-gate signal line cross capacity etc.) is large to the source signal line 18.

[0161] In order to solve this technical problem, it is good to enlarge the current which flows to a source signal line. Therefore, it comes to be fully able to carry out the charge and discharge also of the parasitic capacitance by making current mirror ratio or more into one. However, if current mirror ratio is enlarged too much, the power consumption of the source driver IC 14 will become large.

[0162] When current mirror ratio is set to K, capacity of one source signal line seen from the output stage of the source driver (circuit) IC 14 is set to ApF and write-in maximum current is set to ImuA, as for K, it is desirable to make it the range below $C/I \cdot C/(I-10)$ above.

[0163] Moreover, when capacity of one source signal line seen from the output stage of the source driver (circuit) IC 14 is set to ApF with the configuration of drawing 1, write-in maximum current is set to ImuA and 1 horizontal-scanning time amount (1H) is set to Tmusec, as for T, it is desirable to make it the range below $/I$ more than $(4 \text{ and } C) / I$ (20 and C).

[0164] In addition, like drawing 1 (b) etc., in order to increase an impedance, it cannot be

overemphasized that TFT(s) 11e and 11f may be added so that it may illustrate [purpose] to drawing 22 . Thus, a better current drive is realizable by adding TFT(s) 11e and 11f. drawing 1 explains other matters -- it comes out and omits.

[0165] Thus, direct current voltage was impressed to EL display device explained by produced drawing 1 , drawing 21 , etc., and 10mA /was made to carry out a continuation drive with the fixed current density of 2 cm. EL structure has checked luminescence of the green (luminescence maximum wave length $\lambda_{\text{max}}=475\text{nm}$) of 7.0V and 200 cd/cm².

[0166] A blue light-emitting part is brightness 100 cd/cm², the color coordinate of $x=0.15$, $y=0.17$, and a green light-emitting part was brightness 250 cd/cm², the color coordinate of $x=0.34$, $y=0.63$, and a red light-emitting part is brightness 150 cd/cm², and the color coordinate was acquired for the luminescent color of $x=0.65$ and $y=0.34$.

[0167] Hereafter, sequential explanation is given [configuration / which was explained by drawing 1 , drawing 21 , etc.] about the inspection approach and test equipment.

[0168] First, many is formed in one substrate 231 (for example, glass substrate) at coincidence so that the array substrate (substrate with which the switching element was formed) 49 which constitutes a display panel may be illustrated to drawing 23 (production). In order that each array substrate 49 may prevent a switching element or the gate driver circuit 12 etc. which constitutes a pixel etc. from static electricity, the seat ring 232 is formed. [0169] The electric short circuit of the short ring 232 is carried out [gate signal line 17 and source signal-line 18]. It consists of metal thin films, such as chromium (Cr) and aluminum (aluminum), as a component.

[0170] In drawing 23 , although the short ring of each array substrate 49 is illustrated as it has been independent, it may not be limited to this, and two or more short rings may form it in a short circuit condition. Moreover, a short ring has to change no sides into a short circuit condition, and the number of them may be two. Moreover, it is good also as a connection condition using diode between the short ring of each side, and the short ring of the other sides. Such a configuration is also in an electric short circuit condition.

[0171] Drawing 24 is the block diagram of one array substrate 49. In addition, although each pixel 16 has illustrated the configuration illustrated to drawing 1 , drawing 21 , or drawing 22 , it may not be limited to this, and the configuration of drawing 38 is sufficient as it.

[0172] Short ring 232b is changing the gate signal line 17 into the electric short circuit condition. Moreover, short ring 232a is changing the source signal line 18 into the electric short circuit condition. Short ring 232a and short ring 232b are connected in the cutting section 241. In this cutting section 241, it is formed by the monolayer of chromium (Cr), or monolayers, such as molybdenum, and it is constituted so that the short rings 232a and 232b may change into a cutting condition electrically easily by the exposure of a laser beam etc. Moreover, it cannot be overemphasized easily that the configuration which narrowed the width of face of a cutting part from other parts may be used for cutting.

[0173] In addition, you may be the configuration which forms diode in the cutting section at formation and coincidence of the switching element of a pixel, and is changed into an electric open-circuit condition corresponding to the impression direction of an electrical potential difference. In addition, you may constitute so that the electrical potential difference which formed the resistor of comparatively high resistance in the cutting section, for example, was impressed to short ring 232b may not be transmitted to short ring 232a by the voltage drop of a resistor.

[0174] In addition, 242 is a terminal electrode for connecting with the terminal electrode of the source driver IC 14. The terminal electrode 242 and the terminal of the source driver IC 14 are connected with a COG (chip-on glass) technique. By cutting short ring 232a, the terminal electrode 242 is separated separately.

[0175] After considering as the array substrate 49 or a display panel, in order to inspect, the

cutting section 241 is cut first. A Vdd electrical potential difference (anode electrical potential difference) is impressed to a terminal 62. Vs1 electrical potential difference (cathode electrical potential difference) is impressed to a terminal 61.

[0176] Drawing 25 is the explanatory view of test equipment and the inspection approach. The electrical potential difference (it is hereafter called ON state voltage) which turns on switching element 11b etc. is impressed to short ring 232b. 253 is a source of a signal. Source of signal 253b outputs the OFF state voltage which turns OFF ON state voltage or a switching element. In the case of drawing 1, ON state voltage is 12 (V) and, specifically, OFF state voltage is -2 (V). Said ON state voltage is impressed to short ring 232b by probe 251b. Therefore, ON state voltage is impressed to all the gate signal lines 17.

[0177] On the other hand, source of signal 253c generates a Vdd electrical potential difference, and is impressed to a terminal 62 through probe 251c. Specifically, a Vdd electrical potential difference is 12 (V). Moreover, source of signal 253a generates Vs1 electrical potential difference, and is impressed to a terminal 61 through probe 251a. Specifically, Vs1 electrical potential difference is 0 (V). In addition, as shown in drawing 25, an observer 252 observes the lighting condition of an EL element optically by the eye directly, and also observation or any which measures or detects, or detects by the phot sensor, and that it is sufficient observes is sufficient as it by observing measuring with a CCD camera, or scanning with a scanner.

[0178] On the other hand, short ring 232a is changed into an opening condition. That is, it is in an open condition. High resistance is sufficient as an open condition, disconnection is sufficient as it by the mechanical relay switch, and in the electric open condition by photo diode, a photo transistor, etc. is sufficient as it.

[0179] In addition, although explained on specifications impressing the same electrical potential difference to all the gate signal lines 17, and changing all source signal lines into an opening condition, this is for giving explanation easy. Therefore, it cannot be overemphasized that what is necessary is just to control the signal line of only a required part in inspection.

[0180] In the configuration of drawing 1, if ON state voltage is impressed to the gate signal lines 17a and 17b, TFT(s) 11b, 11c, and 11d will become about an ON state. Therefore, the equal circuit of a pixel becomes like drawing 26. As for the source signal line 18, the current I which Current Is does not flow but flows drive TFT11a serves as the current Idd which flows to EL element 15 altogether for an opening condition.

[0181] Since ON state voltage is impressed to all the gate signal lines 17 in the state of drawing 25, all pixels will be in the condition of drawing 26. Therefore, all the pixels currently displayed on the display panel will be in a lighting condition. If there is a pixel of an astigmatism LGT condition, TFT has broken or capacity will be low.

[0182] The pixel of a viewing area can be inspected by the ability changing into a lighting condition by impressing an electrical potential difference etc. as mentioned above. Moreover, the property of EL element 15 etc. is optically [directly] observable by changing a Vdd electrical potential difference. Moreover, it is easy to also observe the capacity of TFT11a.

[0183] In addition, if it constitutes so that the gate terminal of TFT11b and the gate terminal of TFT11c can be controlled according to an individual in drawing 1, in the condition of drawing 26, TFT11b can be made to be able to turn on and TFT11c can be maintained to coincidence at OFF. Therefore, good inspection can be conducted even if the electrical potential difference or the current is impressed to the source signal line 18.

[0184] An engine-performance judgment of the property of EL element 15 and drive TFT11a etc. can be exactly made more by changing the electrical potential difference impressed to a gate signal line as shown in drawing 27. Drawing 27 (a) shows an anode electrical potential difference. If drawing 27 (b) impresses an electrical potential difference to the gate signal

lines 17a and 17b like, it will be in the condition of drawing 26 . To the gate signal line 17, if it impresses like drawing 27 (c), a capacitor 19 will repeat charge and discharge.

[0185] Therefore, the display condition of EL display panel can be changed by changing the period of a drive wave impressed to a gate signal line like drawing 28 (d). Moreover, if OFF state voltage is impressed to the gate signal line 17 as shown in drawing 27 (e) after that after charging a capacitor 19, the charge of a capacitor 19 will discharge and the display brightness of EL display panel will fall gradually. If the condition of this fall is observed or measured, it can be alike, and the retention of a display panel etc. can be measured more.

[0186] Capacity or a defect of an EL element produced when changing the gate voltage waveform, as shown in drawing 27 (c), (d), and (e) can be detected or inspected for a short period of time. Moreover, even if it changes a Vdd electrical potential difference or Vs1 electrical potential difference, it cannot be overemphasized that display capacity or a state of impairment of an EL panel etc. can be measured or inspected.

[0187] Drawing 28 is the configuration which formed the gate driver circuit 12 in the array substrate 49 directly with the low-temperature polish recon technique or the elevated-temperature polish recon technique. The difference with drawing 24 is a point without the cutting section 241. As drawing 2 also explained, from that of operating a shift register circuit or an enabling circuit, a gate driver 12 can impress ON state voltage or OFF state voltage to the terminal of the arbitration of the gate signal lines 17a and 17b.

[0188] In addition, it cannot be overemphasized that the source driver circuit 14 may be directly formed in the array substrate 49 with a low-temperature polish recon technique or an elevated-temperature polish recon technique.

[0189] Therefore, in the configuration of drawing 28 , the inspection approach explained by drawing 26 and drawing 27 can be easily enforced by controlling the gate driver circuit 12. Moreover, probing to short ring 232b is less necessary. Since drawing 25 , drawing 26 , drawing 27 , etc. explain other configurations or approaches, explanation is omitted.

[0190] Drawing 29 short-circuits gate signal line 17a by short ring 232a, and gate signal line 17b is the configuration which short-circuited by short ring 232c. When inspecting the array substrate 49 or EL display, the cutting parts 241a and 241b are cut like drawing 24 .

[0191] Gate signal line 17a of drawing 29 and gate signal line 17b can be controlled now according to an individual. Therefore, TFT11b and 11c (it connects with gate signal line 17a) and TFT11d (it connects with gate signal line 17b) are controllable independently by the configuration of drawing 26 . This inspection approach explains using drawing 30 .

[0192] With the configuration of drawing 29 , a current or an electrical potential difference is impressed to a source signal line. The source driver circuit 14 may be used as an impression means, and a signal generation means may be used separately. Here, in order to give explanation easy, it explains noting that an electrical potential difference is impressed.

[0193] First, as shown in drawing 30 (a), an electrical potential difference V1 is impressed to the source signal line 18. Under the present circumstances, ON state voltage is impressed to gate signal line 17a, and TFT11b and TFT11c which are shown in drawing 1 are made to turn on. Moreover, OFF state voltage is impressed to gate signal line 17b, and TFT11d connected to EL element 15 is made to turn off. Then, an electrical potential difference V1 is impressed to a capacitor 19. The electrical potential difference V2 currently held at the capacitor 19 is read after predetermined time. By carrying out this actuation, the existence of the defect of the maintenance capacity of a capacitor and TFT11b, and TFT11c can be inspected.

[0194] When inspecting TFT11d, after making an electrical potential difference hold to a capacitor 19 as shown in drawing 30 (a), OFF state voltage is impressed to gate signal line 17a, and TFT11b and TFT11c which are shown in drawing 1 are made to turn off. Moreover, ON state voltage is impressed to gate signal line 17b, and TFT11d connected to EL element 15 is made to turn on. Then, since the pass of Current Idd is generated and a current flows to

EL element 15, EL element 15 lights up. Therefore, the existence of the defect of TFT11d, the capacity of an EL element, or the existence of a defect is detectable.

[0195] In addition, the same of the matter explained above is said of the configuration of drawing 1 (b). It is because it will become the configuration of drawing 1 (a) if ON state voltage is impressed to a Vbb terminal and TFT11e is made to turn on.

[0196] If it constitutes so that the gate signal line which controls TFT11b, and the gate signal line which controls the gate signal line and TFT11d which controls TFT11c may be controlled according to an individual, still better inspection can be conducted. In this case, the gate signal line of each pixel becomes three.

[0197] Drawing 31 is the explanatory view of the inspection approach in case there are three gate signal lines. It cannot be overemphasized that the inspection approach explained by drawing 30 with the natural thing can be enforced.

[0198] With the configuration of drawing 29, a current or an electrical potential difference is impressed to a source signal line. The source driver circuit 14 may be used as an impression means, and a signal generation means may be used separately. Here, in order to give explanation easy, it explains noting that an electrical potential difference is impressed.

[0199] First, as shown in drawing 31 (a), an electrical potential difference V1 is impressed to the source signal line 18. Under the present circumstances, TFT11b and TFT11c which are shown in drawing 1 are made to turn on by impressing ON state voltage to gate signal line 17a. Moreover, TFT11d connected to EL element 15 is made to turn off by impressing OFF state voltage to gate signal line 17b.

[0200] By controlling TFT11 as mentioned above, EL element 15 is separated from a source signal line, and it can inspect, without being influenced of EL element 15. In addition, although an electrical potential difference V1 is impressed, you may think that this impresses a current to the source signal line 18. The same of the above matter is said of drawing 30 (a).

[0201] An electrical potential difference V1 is impressed to a capacitor 19. The electrical potential difference V2 (it assumes changing) currently held at the capacitor 19 is read after predetermined time. By carrying out this actuation, the existence of the defect of the maintenance capacity of a capacitor and TFT11b, and TFT11c can be inspected. Although an electrical potential difference V2 is read, measuring the direction where a current besides measuring an electrical potential difference concretely flows, and magnitude is also included. Moreover, only detecting the existence in a paddle with an electrical potential difference is also included. The same of the above matter is said of drawing 30 (a).

[0202] When inspecting TFT11c, after making an electrical potential difference hold to a capacitor 19 as shown in drawing 31 (b), OFF state voltage is impressed to TFT11b and TFT11d, and TFT11c is made to turn on. Then, the pass of Current Idd can make it generate. In this case, EL element 15 can be measured, without switching on the light. The drive capacity of TFT11a can be measured by this inspection, and the existence of the defect of TFT11c can also be inspected. By acting as the monitor of the current Idd (or electrical potential difference outputted) which furthermore flows, the maintenance capacity or the maintenance property of a capacitor 19 can be inspected.

[0203] When inspecting TFT11d, after making an electrical potential difference hold to a capacitor 19 as shown in drawing 30 (b), TFT11b and TFT11c are made to turn off.

Moreover, ON state voltage is impressed to gate signal line 17b, and TFT11d connected to EL element 15 is made to turn on. Then, since the pass of Current Idd is generated and a current flows to EL element 15, EL element 15 lights up. Therefore, the existence of the defect of TFT11d, the capacity of an EL element, or the existence of a defect is detectable.

[0204] In order to inspect EL element 15, TFT11c and TFT11d are made to turn off, as shown in drawing 31 (c). The pass which can pass a direct current is made into EL element 15 from the source signal line 18. Therefore, Current Idd can be passed to an EL element.

Moreover, it comes to be able to carry out the direct monitor of the electrical potential difference of the anode of EL element 15.

[0205] By carrying out a sink and turning on and off of a current for a current to EL element 15, the property of EL element 15 can be evaluated and the existence of a TFT(s) [11c and 11d] defect, the capacity of an EL element, or the existence of a defect can be detected.

[0206] Drawing 32 is the configuration which formed the gate driver circuit 12 and the source driver circuit 14 in the array substrate 49 directly with the low-temperature polish recon technique or the elevated-temperature polish recon technique.

[0207] Therefore, in the configuration of drawing 32 , the inspection approach explained by drawing 26 and drawing 27 by controlling the gate driver circuit 12 can be easily enforced like drawing 28 . Moreover, probing to short ring 232b is less necessary. Moreover, as drawing 30 and drawing 31 explained by control of the source driver circuit 14, the electrical potential difference of arbitration can be easily impressed now to the source signal line 18.

[0208] The source driver circuit 14 consists of switching circuits 334, such as the transfer gate (TG) constituted when TFT of shift register 22b, P channels, and N channel served as a group, an inverter circuit 23, and an analog switch, etc. as illustrated by drawing 33 . Since an inverter circuit 23 and the matter explained by drawing 2 about the configurations (a number of stages, magnitude, capacity, etc.) of TG are applied, explanation is omitted.

[0209] The number of stages of the inverter 23 connected to TG333 is constituted so that one steps may differ by P channels and N channel of TG333. Therefore, one TG is turned on and off with the output of shift register 22b. A video signal is impressed to the source terminal of TG333 by the video-signal line 331. Although there is one video-signal line in drawing 33 , when performing color display, the video signal of R, G, and B is formed, and when the capacity (mobility etc.) of TG or a shift register is low, it is divided into plurality and drives. Therefore, each video-signal line also becomes [two or more].

[0210] In addition, although the source driver circuit 14 currently explained by drawing 33 is explained supposing a point sequential drive, it may not limit to this, and you may be a line sequential drive, and it cannot be overemphasized that any of the thing using DA circuits, such as a R-DA method, or the thing using a sample hold circuit are sufficient. Since drawing 25 , drawing 26 , drawing 27 , etc. explain other configurations or approaches, explanation is omitted.

[0211] The description of drawing 33 is the point of providing a switch 334 in a connection place with the source signal line 18. A switch 334 means all the things that make between two contacts, such as a mechanical relay besides the analog switch which consists of TFT, and a phot relay, turn on and off. Moreover, it cannot be overemphasized that you may constitute so that the switch 334 which is not limited to this although it illustrates so that all the switches 334 can be controlled by the switch control line 332, and has been arranged at each source signal line 18 can control according to an individual.

[0212] Moreover, it cannot be overemphasized that it may not be limited to this although a switch is illustrated as formed in the source driver 14, and Pixel TFT may be formed in the array substrate 49 at coincidence. Moreover, separately, it may IC-ize and you may mount in an array substrate.

[0213] By constituting like drawing 33 , the source driver circuit 14 is separable from the source signal line 18 of an array by carrying out a switch 334 to open. Moreover, at the time of inspection, the electrical potential difference or current of arbitration (predetermined) can be impressed to the source signal line 18 of arbitration. Therefore, inspection of the array substrate 49 or EL display panel and evaluation can be carried out easily.

[0214] Although the above matter explained focusing on drawing 1 , even if the test equipment and the inspection approach of this invention are the configuration of drawing 21 and drawing 22 , they can be enforced. This explains using drawing 34 . In order to give

explanation easy, the configuration status of an array explains by mentioning drawing 29 as an example (of course, that you may be drawing 24 , drawing 32 , etc. are not the now to say, either).

[0215] Drawing 29 short-circuits gate signal line 17a by short ring 232a, and gate signal line 17b is the configuration which short-circuited by short ring 232c. When inspecting the array substrate 49 or EL display, the cutting parts 241a and 241b are cut like drawing 24 .

[0216] Gate signal line 17a of drawing 29 and gate signal line 17b can be controlled now according to an individual. Therefore, TFT(s) 11b and 11c (it connects with gate signal line 17a) and TFT11d (it connects with gate signal line 17b) are controllable independently by the configuration of drawing 26 .

[0217] With the configuration of drawing 29 , a current or an electrical potential difference is impressed to a source signal line. The source driver circuit 14 explained by drawing 33 as an impression means may be used, and a signal generation means may be used separately. Here, in order to give explanation easy, it explains noting that an electrical potential difference is impressed.

[0218] First, ON state voltage is impressed to the gate signal lines 17a and 17b, and TFT11c and TFT11d are made to turn on, as shown in drawing 34 (a). An electrical potential difference V1 (or current) is impressed to the source signal line 18. Then, an electrical potential difference V1 is impressed to a capacitor 19, TFT11a turns on, a current flows, a current flows according to the effectiveness of a current mirror to coincidence also at TFT11b, and EL element 15 lights up. The lighting condition of EL element 15 can be changed by changing the electrical potential difference V1 to impress.

[0219] The electrical potential difference V2 currently held at the capacitor 19 is read after predetermined time. By carrying out this actuation, the existence of the defect of the maintenance capacity of a capacitor and TFT11c, and TFT11d can be inspected.

[0220] When inspecting TFT11d, after making an electrical potential difference hold to a capacitor 19 as shown in drawing 34 (b), OFF state voltage is impressed to the gate signal lines 17a and 17b, and TFT11c and TFT11d which is shown in drawing 21 are made to turn off. Then, TFT11d connected to EL element 15 turns on with the charge held at the capacitor 19. Then, since the pass of Current Idd is generated and a current flows to EL element 15, EL element 15 lights up. Therefore, the existence of the defect of TFT11b, the capacity of an EL element, or the existence of a defect is detectable.

[0221] In addition, the same of the matter explained above is said of the configuration of drawing 22 . It is because it will become the configuration of drawing 21 if ON state voltage is impressed to a Vbb terminal and TFT11e and TFT11f are made to turn on. Since the matter about other inspection approaches, test equipment, etc. is [the same or] the same as the matter which explained drawing 1 as a core, explanation is omitted.

[0222] Although grounded on the Vdd electrical potential difference, the end of a capacitor 19 may consist of the above examples so that it may illustrate to drawing 35 . The end child of a capacitor 19 is connected with the capacitor signal line 351 in drawing 35 . The capacitor signal line 351 is pulled out in the same direction as the gate signal line 17, takes the gate signal line 17 and a synchronization, and as it can control the electrical-potential-difference value impressed to things 1 signal line, it is controlled. Generally, unless gate voltage Vg becomes below -4 (V) to Vdd, as for TFT of P channels, a current does not flow. In this condition, the electrical potential difference impressed to the source signal line 18 needs to drive -4 (V) as the base. Therefore, the amplitude becomes large.

[0223] In order to solve this technical problem, the Vdd electrical potential difference is impressed to the capacitor signal line 351 in the condition of having made it turning on with TFT(s) 11b and 11c so that it may illustrate to drawing 36 (a). The electrical potential difference V3 from which a predetermined current is acquired on the basis of the electrical

potential difference V0 which P channel TFT11a turns on is impressed to the source signal line 18.

[0224] Next, TFT11b and TFT11c are turned off and the electrical potential difference of the capacitor signal line 351 is made into V0 electrical potential difference. Then, Vg electrical potential difference of TFT11a of P channels is set to $V0+V3$, and can acquire a desired current.

[0225] The inspection approach impresses an electrical potential difference V1 to the source signal line 18, as shown in drawing 36 (a). Under the present circumstances, ON state voltage is impressed to gate signal line 17a, and TFT11b and TFT11c which are shown in drawing 1 are made to turn on. Moreover, OFF state voltage is impressed to gate signal line 17b, and TFT11d connected to EL element 15 is made to turn off. Then, an electrical potential difference V1 is impressed to a capacitor 19.

[0226] The electrical potential difference V2 currently held at the capacitor 19 is read after predetermined time. By carrying out this actuation, the existence of the defect of the maintenance capacity of a capacitor and TFT11b, and TFT11c can be inspected. Moreover, by changing the electrical-potential-difference value of the capacitor signal line 351, output voltage V2 can be changed and the capacity of a capacitor 19 can be judged.

[0227] When inspecting TFT11d, after making an electrical potential difference hold to a capacitor 19 as shown in drawing 36 (a), OFF state voltage is impressed to gate signal line 17a, and TFT11b and TFT11c which are shown in drawing 1 are made to turn off. Moreover, ON state voltage is impressed to gate signal line 17b, and TFT11d connected to EL element 15 is made to turn on. Then, since the pass of Current Idd is generated and a current flows to EL element 15, EL element 15 lights up. Therefore, the existence of the defect of TFT11d, the capacity of an EL element, or the existence of a defect is detectable.

[0228] When inspecting TFT11c, after making an electrical potential difference hold to a capacitor 19 as shown in drawing 36 (b), OFF state voltage is impressed to TFT11b and TFT11d, and TFT11c is made to turn on. Then, the pass of Current Idd can make it generate. In this case, EL element 15 can be measured, without switching on the light. The drive capacity of TFT11a can be measured by this inspection, and the existence of the defect of TFT11c can also be inspected.

[0229] By acting as the monitor of the current Idd (or electrical potential difference outputted) which furthermore flows, the maintenance capacity or the maintenance property of a capacitor 19 can be inspected. Moreover, by changing the electrical-potential-difference value of the capacitor signal line 351, the output current Idd can be changed and the capacity of TFT11a can be judged.

[0230] When inspecting TFT11d, after making an electrical potential difference hold to a capacitor 19 as shown in drawing 36 (b), TFT11b and TFT11c are made to turn off. Moreover, ON state voltage is impressed to gate signal line 17b, and TFT11d connected to EL element 15 is made to turn on. Then, since the pass of Current Idd is generated and a current flows to EL element 15, EL element 15 lights up. Therefore, the existence of the defect of TFT11d, the capacity of an EL element, or the existence of a defect is detectable. Moreover, by changing the electrical-potential-difference value of the capacitor signal line 351, output voltage V2 can be changed and the capacity of a capacitor 19 etc. can be judged.

[0231] In order to inspect EL element 15, TFT11c and TFT11d are made to turn off, as shown in drawing 36 (c). The pass which can pass a direct current is made into EL element 15 from the source signal line 18. Therefore, Current Idd can be passed to an EL element. Moreover, it comes to be able to carry out the direct monitor of the electrical potential difference of the anode of EL element 15.

[0232] When a current carries out a sink and turning on and off of a current to EL element 15, the property of EL element 15 can be evaluated and the existence of a TFT(s) [11c and 11d]

defect, the capacity of an EL element, or the existence of a defect can be detected. Moreover, by changing the electrical-potential-difference value of the capacitor signal line 351, output voltage V2 can be changed and the capacity of a capacitor 19 can be judged.

[0233] In addition, in drawing 35, although [the capacitor signal line 351] controlled to be able to control the electrical-potential-difference value which is pulled out in the same direction as the gate signal line 17, takes the gate signal line 17 and a synchronization, and is impressed to things 1 signal line, it is not a limiting-to this thing. Even if the capacitor signal line 351 is common to two or more pixel lines, it is good. Therefore, an above-mentioned drive or inspection etc. can be carried out also by constituting so that an electrical potential difference may be identically impressed to the capacitor signal line 351 of two or more pixel lines.

[0234] Although the above example was related with the configuration of drawing 1, it is the same also about drawing 21 and drawing 22. Since actuation is the same as that of drawing 36, explanation is omitted. Moreover, it is also the same as as shown in drawing 38, when a pixel consists of two TFT(s). In this case, what is necessary is just to constitute like drawing 39.

[0235] In addition, in the test equipment or the inspection approach of this invention, although EL element 15 is made to turn on and being inspected, it does not limit to this. For example, in drawing 26, even if there is no EL element 15, inspection etc. can carry out the quality of TFT(s) 11a, 11b, and 11c, and the property of Capacitor C by controlling turning on and off of TFT(s) 11b and 11c. That is, inspection etc. can be conducted even if it is in an array condition. Also in drawing 30, drawing 31, and drawing 35, it is the same. Moreover, also in drawing 34, even if there is no EL element 15, inspection etc. can carry out the quality of TFT(s) 11a, 11b, and 11c, and the property of Capacitor C by controlling turning on and off of TFT 11d and 11c. That is, sufficient inspection can be conducted even if it is in an array condition. Also in drawing 37, it is the same. Therefore, it is effective to inspect TFT in the state of an array first, before forming EL element 15 (before vapor-depositing EL film), to form EL element 15 and to inspect again in the panel-ized condition.

[0236] Hereafter, the indicating equipment using drawing 1, drawing 21, drawing 22, etc., a display module, an information display and its drive circuit, the drive approach, etc. are explained.

[0237] In a full color organic EL panel, improvement in a numerical aperture becomes an important development technical problem. It is for the use effectiveness of light increasing, if a numerical aperture is raised, and leading to a raise in brightness, or reinforcement. What is necessary is just to make small area of TFT which interrupts the light from an organic electroluminescence layer, in order to raise a numerical aperture.

[0238] Low-temperature polycrystal Si-TFT has one 10 to 100 times the engine performance of this as compared with an amorphous silicon, and since the serviceability of a current is high, it can make magnitude of TFT very small. Therefore, in an organic EL panel, it is desirable to produce a pixel transistor and a circumference drive circuit with a low-temperature polish recon technique. Of course, although you may form with an amorphous silicon technique, a pixel numerical aperture will become quite small.

[0239] By forming drive circuits, such as a gate driver 12 or the source driver 14, on a glass substrate 46, the resistance which becomes a problem especially by the organic EL panel of a current drive can be lowered. Connection resistance of TCP is lost, and also the outgoing line from an electrode becomes short 2-3mm compared with the case of TCP connection, and wiring resistance becomes small. Furthermore, suppose that there is an advantage whose process for TCP connection is lost that ingredient cost falls.

[0240] Next, EL display panel or EL display of this invention is explained. Drawing 2 is an explanatory view centering on the circuit of EL display. The pixel 16 is arranged or formed in

the shape of a matrix. The source driver 14 which outputs the current which performs the current program of each pixel to each pixel 16 is connected. The current Miller circuit corresponding to the number of bits of a video signal in the output stage of the source driver 14 is formed.

[0241] For example, if it is 64 gradation, 63 current Miller circuits are formed for every source signal line, and it is constituted by choosing the number of such current Miller circuits so that a desired current can be impressed to the source signal line 18. In addition, the minimum output current of current Miller circuit is set to more than $2nA$ to $10nA$. Moreover, the precharge which emits or charges the charge of the source signal line 18 compulsorily, or a discharge circuit is built in.

[0242] It is known that an organic EL device has a big temperature dependence property (temperature dependency characteristics). In order to adjust the luminescence brightness change by these temperature dependency characteristics, nonlinear components, such as a thermistor to which the output current is changed, or posistor, are added to current Miller circuit, and reference current is created in analog by adjusting change by temperature dependency characteristics with said thermistor etc.

[0243] In this case, since it is uniquely determined by EL ingredient to choose, a microcomputer 652 etc. does not have to carry out software control in many cases. That is, you may fix to a fixed shift amount etc. with a liquid crystal ingredient. It is important that temperature dependency characteristics change with luminescent color ingredients, and it is the need [of performing optimal temperature-dependency-characteristics compensation for every luminescent color] *****.

[0244] Moreover, a microcomputer may perform temperature-dependency-characteristics compensation. The temperature of EL display panel is measured with a temperature sensor, and it is made to change with the measured temperature with a microcomputer (not shown) etc. Moreover, you may control to change reference current etc. automatically by microcomputer control etc. at the time of a change-over, and to be able to display a specific menu display. Moreover, you may constitute so that it can change by changing using a mouse etc., using the display screen of EL indicating equipment as a touch panel, and displaying a menu, and pressing down a specific part.

[0245] In this invention, a source driver is formed with a semi-conductor silicon chip, and is connected with the terminal of the source signal line 18 of a substrate 46 with the glass technique on chip (COG). As for wiring of signal lines, such as the source signal line 18, metal wiring of chromium, aluminum, silver, etc. is used. It is because wiring of low resistance is obtained by thin wiring width of face. Wiring is the ingredient which constitutes the reflective film of a pixel, when a pixel is a reflective mold, and forming in the reflective film and coincidence is desirable. It is because it can carry out simple [of the process].

[0246] This invention is good also as a configuration which does not limit to a COG technique, loaded the above-mentioned driver IC 14 etc. into the chip-on film (COF) technique, and was connected with the signal line of a display panel. Moreover, Drive IC produces a power source IC 102 separately, and is good also as 3 chip configurations.

[0247] Moreover, a TCF tape may be used. The film for TCF tapes can carry out thermocompression bonding of a polyimide film and the copper (Cu) foil, without using adhesives. In addition to this, there are a method which carries out cast molding of the polyimide which dissolved on Cu foil in piles, and a method which attaches Cu by plating or vacuum evaporation on the metal membrane which formed by sputtering on the polyimide film in the film for the TCP tapes which attach Cu to a polyimide film, without using adhesives.

[0248] Although these any are sufficient, the approach using the TCP tape which attaches Cu to a polyimide film, without using adhesives is the most desirable. It corresponds to the lead

pitch of 30 micrometers or less with Cu beam laminate not using adhesives. Since the approach of forming Cu layer by plating or vacuum evaporation among Cu beam laminates not using adhesives is suitable for thin shape-ization of Cu layer, it is advantageous to detailed-izing of a lead pitch.

[0249] On the other hand, the gate driver circuit 12 is formed with the low-temperature polish recon technique. That is, it forms in the same process as TFT of a pixel. As compared with the source driver 14, internal structure is easy for this and it is because clock frequency is also low.

[0250] Therefore, even if it forms with a low-temperature polysilicon technique, it can form easily, and narrow picture frame-ization can be realized. Of course, it cannot be overemphasized that a gate driver 12 may be formed with a silicon chip, and you may mount on a substrate 46 using a COG technique etc. Moreover, Pixel TFT, a gate driver, etc. may be formed with an elevated-temperature polish recon technique, and may be formed with an organic material (organic TFT).

[0251] A gate driver 12 contains shift register 22a for gate signal line 17a, and shift register 22b for gate signal line 17b. Each shift register 22 is controlled by the clock signal (CLKxP, CLKxN) of a non-inverter and a negative phase, and the start pulse (STx). In addition, it is desirable to add the enabling (ENABL) signal which controls the output of a gate signal line and un-outputting, and the up-and-down (UPDWM) signal which carries out the vertical inversion of the shift direction. It is desirable to prepare the output terminal which otherwise checks for a start pulse to be shifted to a shift register, and to be outputted.

[0252] In addition, the shift timing of a shift register is controlled by the control signal from Control IC (not shown). Moreover, the level shift circuit which performs the level shift of external data is built in. Moreover, an inspection circuit is built in.

[0253] Since the buffer capacity of a shift register 22 is small, the gate signal line 17 cannot be driven directly. Therefore, between the output gates 24 which drive the output and the gate signal line 17 of a shift register 22, at least two or more inverter circuits 23 are formed.

[0254] It is also the same as when forming the source driver 14 directly on a substrate 46 with polysilicon techniques, such as low-temperature polysilicon, and two or more inverter circuits are formed between the gate of analog switches, such as the transfer gate which drives a source signal line, and the shift register of a source driver. The following matters (the output of a shift register and the output stage (matter about the inverter circuit arranged among output stages, such as the output gate or the transfer gate) which drives a signal line are matters common to a source drive and a gate drive circuit.)

[0255] For example, although it illustrated in drawing 2 as the output of the source driver 14 was connected to the direct source signal line 18, in fact, a multistage inverter circuit is connected and, as for the output of the shift register of a source driver, the output of an inverter is connected to the gate of analog switches, such as the transfer gate.

[0256] An inverter circuit 23 consists of an MOS transistor of P channels, and an MOS transistor of N channel. As explained also in advance, the inverter circuit 23 is connected to the outgoing end of the shift register circuit 22 of the gate driver circuit 12 multistage, and the final output is connected to the output gate 24. In addition, an inverter circuit 23 may consist of only P channels. However, you may constitute not as an inverter but as a mere gate circuit in this case.

[0257] Channel width of TFT of P channels which constitute each inverter circuit 23, or N channel is set to W, channel length is set to L (in on double-gate **, the width of face or the channel length of a channel which constitutes is added), and the degree of the inverter near a 1 and display side is set to N (eye N stage) for the degree of the inverter near a cyst register.

[0258] Multiplex [of the property difference of the inverter 23 connected if there are many connection number of stageses of an inverter circuit 23] (piled up) is carried out, and a

difference arises from a shift register 22 in the transfer time to the output gate 24 (time delay variation). For example, in the case of being extreme, the condition of telling that which turns on output gate 24a after 1.0microsec (measuring after a pulse is outputted from a shift register) in drawing 2 (output voltage has changed) that output gate 24b is turned on after 1.5microsec (measuring after a pulse is outputted from a shift register) (output voltage has changed) arises.

[0259] Therefore, although the direction with more than [little / inverter circuit / 23 / which is produced between a shift register 22 and the output gate 24] is good, gate width W of the channel of TFT which constitutes the output gate 24 is very large. Moreover, the gate drive capacity of the output stage of the cyst register 22 is small. Therefore, it is impossible to drive the output gate 24 directly in the gate circuits (NAND circuit etc.) which constitute a shift register. Therefore, although it is necessary to make multistage connection of the inverter, if the ratio of the inverter 23d [of drawing 2] magnitude of W_4/L_4 (channel width of P channels / channel length of P channels), and W_3 of inverter 23c / magnitude of L_3 is large, a time delay will become long and variation will also become [the property of an inverter] large, for example.

[0260] The relation between time delay variation (a dotted line shows) and a time delay ratio (a continuous line shows) is shown in drawing 3 . $(W_{n-1}/L_{n-1}) / (W_n/L_n)$ shows an axis of abscissa. For example, L of inverter 23d and inverter 23c is the same at drawing 2 , and if it is $2 W_3=W_4$ (W_3 / L_3), it is $/(W_4/L_4)=0.5$. In the graph of drawing 3 , a time delay ratio sets the time of $(W_{n-1}/L_{n-1}) / (W_n/L_n)=0.5$ to 1, and is setting time amount variation as well as delay to 1.

[0261] By drawing 3 , it is shown that the time delay to the inverter 23 from an inverter 23 to the next step becomes long, so that it is shown that the connection number of stages of an inverter 23 increases, and time delay variation becomes large, so that $(W_{n-1}/L_{n-1}) / (W_n/L_n)$ becomes large, and $(W_{n-1}/L_{n-1}) / (W_n/L_n)$ becomes small. It is advantageous on a design to make a time delay ratio and time delay variation less than into two from this graph. Therefore, what is necessary is just to satisfy the conditions of a degree type.

[0262] $0.25 \leq (W_{n-1}/L_{n-1})/(W_n/L_n) \leq 0.75$ and the W/L ratio (W_p/L_p) of P channels of each inverter 23, and the W/L ratio (W_s/L_s) of n channels need to satisfy the following relation.

[0263]

$0.4 \leq (W_s/L_s)/(W_p/L_p)$ If the number of stages n of the inverter 23 formed between the output gates (or transfer gate) from the outgoing end of a shift register at ≤ 0.8 pan satisfies a degree type, there is also little variation in a time delay and it is good.

[0264] $3 \leq n \leq$ A technical problem is in the 8 mobility μ_n . If mobility μ_n of a n channel transistor is small, the size of TG and an inverter will become large and power consumption etc. will become large. Moreover, the formation area of a driver becomes large. Therefore, panel size will become large. On the other hand, if large, it will be easy to cause property degradation of a transistor. Therefore, mobility μ_n has the following good range.

[0265] $50 \leq \mu_n \leq$ The slew rate of the clock signal in 150 and a shift register 22 is made below into 500v[/] microsecond. When a slew rate is high, a n channel deterioration of the transistor is intense.

[0266] In addition, a NAND circuit is sufficient although [drawing 2 / the output of a shift register] an inverter 23 is connected to multistage. It is because an inverter can be constituted also from a NAND circuit. That is, what is necessary is just to consider the connection number of stages of the gate with the connection number of stages of an inverter 23. Relation, such as a W/L ratio explained also in this case until now, is applied.

[0267] The cathode of EL element 15 is connected to V_{s1} potential with the configuration illustrated by drawing 1 . However, there is a problem that the driver voltages of the organic

electroluminescence which constitutes each color differ. for example, green, although the terminal voltage of an EL element is 5 (V) in blue (B) when the current per [0.01] unit square centimeter (A) is passed -- in (G) and red (R), it is 9 (V). That is, terminal voltage differs by B, G, and R. Therefore, in B, G, and R, the source-drain electrical potential differences (SD electrical potential difference) of 11c11d of transistors to hold differ. Therefore, the off leakage current between source-drain electrical potential differences (SD electrical potential difference) of a transistor will differ in each color. If off leakage current occurs and off leak properties differ in each color, it will become about the complicated display condition which a flicker generates after color balance has shifted that correlate with the luminescent color and a gamma property shifts.

[0268] Since this technical problem is coped with, it constitutes from this invention so that it may illustrate to drawing 5 , and the potential of one cathode electrode may be changed with the potential of the cathode electrode of other colors among R, G, and B color at least. By drawing 5 , B is set to cathode electrode 53a, and, specifically, G and R are set to cathode electrode 53b.

[0269] Cathode electrode 53a is formed using the metal mask technique which distinguished the organic electroluminescence of each color by different color with. A metal mask is used because organic electroluminescence cannot perform etching etc. in water weakly. Using a metal mask (not shown), cathode electrode 53a is vapor-deposited and connection is taken by contact hole 52a to coincidence. B cathode wiring 51a and electrical installation can be taken by contact hole 52a.

[0270] Cathode electrode 53b is similarly formed using the metal mask technique which distinguished the organic electroluminescence of each color by different color with. Using a metal mask (not shown), cathode electrode 53b is vapor-deposited and connection is taken by contact hole 52b to coincidence. RG cathode wiring 51b and electrical installation can be taken by contact hole 52b. In addition, the aluminum thickness of a cathode electrode is good to form so that it may be set to 70nm or more 200nm or less.

[0271] Since a different electrical potential difference can be impressed to the cathode electrodes 51a and 51b by the above configuration, even if the Vdd electrical potential difference of drawing 1 is common to each color, the electrical potential difference impressed to EL of at least 1 color among RGB can be changed. In addition, at drawing 5 , although referred to as the same cathode electrode 53b, it may not limit to this, and you may constitute from RG so that it may become a cathode electrode which is different by R and G.

[0272] By constituting as mentioned above, the OFF leakage current between the source-drain electrical potential differences (SD electrical potential difference) of a transistor can prevent generating and a kink phenomenon in each color. Therefore, a flicker does not have generating, it does not correlate with the luminescent color, a gamma property does not necessarily shift, and good image display can be realized.

[0273] Moreover, it cannot be overemphasized that it may not limit to this although [this cathode electrical potential difference] Vs1 of drawing 1 is made into a cathode electrical potential difference and it is made to differ in each color, and the anode electrical potential difference Vdd may be constituted so that it may differ in each color. For example, it is the configuration which makes Vdd of the pixel of R an electrical potential difference 8 (V), sets G to 6 (V) and sets B to 10 (V). As for these anode electrical potential differences and a cathode electrical potential difference, it is desirable to constitute so that it can adjust in **1 (V).

[0274] Even if panel size is about 2 inches, about 100mA current is outputted from the anode connected with Vdd. Therefore, the reduction in resistance of the anode wiring 20 (current supply source line) is indispensable. Since this technical problem is coped with, by this invention, anode 63 wiring is supplied from viewing-area a top and the bottom so that it may

illustrate by drawing 6 (both-ends electric supply). Generating of the brightness inclination by the upper and lower sides of a screen is lost by carrying out both-ends electric supply as mentioned above.

[0275] In order to raise luminescence brightness, it is good to carry out surface roughening of the pixel 48. This configuration is shown in drawing 7. First, the La Stampa technique is used for the part which forms the pixel electrode 48, and detailed irregularity is formed in it. When a pixel is a reflective mold, the metal thin film of about 200nm aluminum is formed by the sputtering method, and the pixel electrode 48 is formed. Surface roughening of the heights is prepared and carried out to the part where the pixel electrode 48 touches organic electroluminescence. In addition, in the case of a simple matrix type display panel, the image electrode 48 makes it the shape of a stripe-like electrode. Moreover, heights may not be limited only to convex and a concave is sufficient as them. Moreover, concave and a convex may be formed in coincidence.

[0276] Magnitude of a projection was made into the diameter of about 4 micrometers, set the average of the distance between contiguity to 10 micrometers, 20 micrometers, and 40 micrometers, and performed the 120 measurement of luminance /for the unit area consistency of a projection as 800 pieces/a square millimeter from 2,600 mm from 1200 pieces/the square millimeter from 1000, and 100, respectively. Then, it turned out that luminescence brightness becomes strong, so that the unit area consistency of a projection became large. Therefore, it turned out that the surface state of a pixel electrode is changed and luminescence brightness can be adjusted by changing the unit area consistency of the projection on the pixel electrode 48. According to examination, the good result was able to be obtained for the unit area consistency of a projection by below 800 piece / below square millimeter 100 piece /, and square millimeter.

[0277] Organic electroluminescence is a self-light emitting device. If the light by this luminescence carries out incidence to TFT as a switching element, a phot conductor phenomena (contest the phot) will occur. In contest a phot, the phenomenon whose leak (off leak) in the time of OFF of switching elements, such as TFT, increases by optical pumping is said.

[0278] In order to cope with this technical problem, as shown in drawing 9, by this invention, the lower layer of a gate driver 12 (depending on the case, it is the source driver 14) and the lower layer light-shielding film 91 of the pixel transistor 11 are formed. A light-shielding film 91 is formed with metal thin films, such as chromium, and sets the thickness to 50nm or more 150nm or less. If thick [when thickness is thin, the protection-from-light effectiveness is scarce, and], irregularity will occur and patterning of upper TFT 11A1 will become difficult.

[0279] Smoothing film 71a which consists of or more 20 an inorganic material 100nm or less is formed on a light-shielding film 91. One electrode of storage capacitance 19 may be formed using the layer of this light-shielding film 91. In this case, as for smooth film 71a, it is desirable to enlarge capacity value of structure storage capacitance thinly as much as possible. Moreover, a light-shielding film 91 may be formed with aluminum, an oxidation silicone film may be formed in the front face of a light-shielding film 91 using an anodic oxidation technique, and this oxidation silicone film may be used as a dielectric film of storage capacitance 19. The pixel electrode of HA structure is formed on smoothing film 71b.

[0280] The driver circuit 12 etc. should control not only a rear face but penetration of the light from a front face. It is because it malfunctions under the effect of contest a phot. Therefore, in this invention, when a cathode electrode is a metal membrane, a cathode electrode is formed also in front faces, such as a driver 12, and this electrode is used as a light-shielding film.

[0281] However, if a cathode electrode is formed on a driver 12, malfunction of the driver by

the electric field from this cathode electrode or electric contact of a cathode electrode and a driver circuit may occur. In order to cope with this technical problem, in this invention, at least one layer of organic electroluminescence film of two or more layers is preferably formed on a driver circuit 12 etc. at the organic electroluminescence film formation on a pixel electrode, and coincidence.

[0282] Fundamentally, since the organic electroluminescence film is an insulating material, between a cathode and a driver is isolated by forming the organic electroluminescence film on a driver. Therefore, the above-mentioned technical problem is cancelable.

[0283] On the other hand, when a cathode electrode is a transparent electrode, the sheet resistance of a transparent electrode poses a problem. Although a transparent electrode is high resistance, it is necessary to pass a current with high current density to the cathode of organic electroluminescence. If it carries out and backlash forms a cathode electrode by the monolayer of the ITO film, it will be in a heating condition by generation of heat, or the brightness inclination of the degree of pole occurs in the display screen.

[0284] Since this technical problem is coped with, the low resistance-sized wiring 92 which consists of a metal thin film is formed in the front face of a cathode electrode. The low resistance-sized wiring 92 is the same configuration (it is 50nm - 200nm thickness with chromium or an aluminum ingredient) as the black matrix (BM) of a liquid crystal display panel, and is the same locations (on pixel inter-electrode and a driver 12 etc.). However, in organic electroluminescence, since it is not necessary to form BM, functions completely differ. In addition, the low resistance-sized wiring 92 may not be limited to the front face of a transparent electrode 72, and may be formed in a rear face (field which touches the organic electroluminescence film).

[0285] Drawing 10 is the block diagram of an organic electroluminescence module. Control IC 101 and a power source IC 102 are mounted in the printed circuit board 103. A printed circuit board 103 and the array substrate 49 are electrically connected with the flexible substrate 104. Supply voltage, a current, a control signal, and image data are supplied to the source driver 14 and gate driver 12 of the array substrate 49 through this flexible substrate 104.

[0286] Under the present circumstances, the control signal of a gate driver 12 poses a problem. It is necessary to impress the control signal of the amplitude more than at least 5 (V) to a gate driver 12. However, since the supply voltage of control IC 101 is 2.5 (V) or 3.3 (V), it cannot impress a control signal to a gate driver 12 directly from control IC 101.

[0287] This invention impresses the control signal of a gate driver 12 to this technical problem from the power source IC 102 driven on a high electrical potential difference. Since a power source IC 102 also generates the operating voltage of a gate driver 12, though natural, it can generate the control signal of the optimal amplitude for a gate driver 12.

[0288] At drawing 11, it is made to generate in Control IC, and by the source driver 14, after the control signal of a gate driver 12 performs a level shift, it is once impressed to a gate driver 12. Since the driver voltages of the source driver 14 are 5-8 (V), they can change the control signal of the 3.3 (V) amplitude outputted from control IC 101 into 5 (V) amplitude which can receive a gate driver 12.

[0289] Drawing 14 and drawing 15 are the explanatory views of the display module equipment of this invention. Drawing 14 is the configuration of having given built-in RAM 151 in the source driver 14. Built-in RAM has the capacity of 8 color specification (each color of 1 bit), 256 color specification (RG is a triplet and B is 2 bits), and 4096 color specification (RGB is 4 bits each). The driver controller by which it is these eight colors, 256 colors, or 4096 color specification, and has been arranged in the source driver 14 at the time of a still picture reads the image data of this built-in RAM 151. Therefore, super-low-powerization is realizable. Of course, built-in RAM 151 may be multicolor RAM of 260,000 or

more colors. Moreover, the image data of built-in RAM 151 may be used also at the time of an animation.

[0290] The image data of built-in RAM 151 may carry out memory of the data after performing error diffusion process or dithering. By performing error diffusion process, dithering, etc., 260,000 color specification data can be changed into 4096 colors etc., and capacity of built-in RAM 151 can be made small. The error diffusion controller 141 can perform error diffusion process etc.

[0291] In addition, although 14 was indicated to be a source driver in drawing 14 etc., not only a mere driver but various functions or circuits which process a power circuit 102, a buffer circuit 154 (circuits, such as a shift register, are included), a data-conversion circuit, a latch circuit, a command decoder, a shift circuit, an address translation circuit, and the input from built-in RAM 151, and output an electrical potential difference or a current to a source signal line are constituted. This matter etc. is the same in other examples of this invention.

[0292] A frame rate is related to the power consumption of a panel module. That is, if a frame rate is made high, power consumption will increase proportionally mostly. It is necessary to await a cellular phone etc. and it needs to aim at reduction of power consumption from viewpoints, such as lengthening time amount. On the other hand, in order to make [many] a foreground color (the number of gradation is made [many]), drive frequencies, such as the source driver IC 14, must be made high. However, it is difficult to increase power consumption from the problem of power consumption.

[0293] Generally, priority is given to low-power-ization over the number of foreground colors in information displays, such as a cellular phone. Power consumption increases from the reasons of the clock frequency of the circuit to which the number of foreground colors is made to increase becoming high, or change of an electrical-potential-difference (current) wave impressed to an EL element increasing. Therefore, the number of foreground colors can seldom be made [many]. To this technical problem, this invention performs error diffusion process or dithering for image data, and displays an image.

[0294] The background of a case is equipped with the CCD camera although not illustrated in the cellular phone of this invention explained by drawing 19. A photograph is taken with a CCD camera and an image can be displayed immediately in the display screen 21 of a display panel. The data photoed with the CCD camera can be displayed on the display screen 21. The image data of a CCD camera can change 24 bits (16,700,000 colors), 18 bits (260,000 colors), 16 bits (65,000 color), 12 bits (4096 colors), and 8 bits (256 colors) by key input 265.

[0295] When an indicative data is 12 bits or more, it displays by performing error diffusion process. That is, when the image data from a CCD camera is more than the capacity of an internal memory, error diffusion process etc. is carried out, and an image processing is performed so that it may become below the capacity of an internal memory 151 about the number of foreground colors.

[0296] It explains providing the built-in RAM 151 of one screen by 4096 colors (4 bits each of RGB) in the source driver IC 14 now. When the image data sent from the module outside is 4096 colors, it is stored in the built-in RAM 151 of the direct source driver IC 14, image data is read from this built-in RAM 151, and an image is displayed on the display screen 21.

[0297] When image data is 260,000 colors (G:6 bits, R, a total of 16 bits that is B:5 bits), error diffusion or dithering is performed in the arithmetic circuit 153 which is once stored in the operation memory 152 of the error diffusion controller 141 as shown in drawing 14 and drawing 15, and performs error diffusion or dithering to coincidence. 16-bit image data is changed into 12 bits which is the number of bits of built-in RAM 151 by this error diffusion process etc., and it is transmitted to the source driver IC 14. The source driver IC 14 outputs the image data of 4 bits each of RGB (4096 colors), and displays an image on the display screen 21.

[0298] Moreover, in the configuration of drawing 15 etc., error diffusion process or the dithering approach may be changed for every field or frame using Vertical Synchronizing signal VD (changing an art with Vertical Synchronizing signal VD). For example, at dithering, it is using a Bayer mold in the 1st frame, using a halftone mold at the following frame [2nd]. Thus, for every frame, dithering is changed and the effectiveness that the dot unevenness accompanying error diffusion process etc. stops being able to be conspicuous easily is demonstrated by making it change.

[0299] Moreover, processing multipliers, such as error diffusion process, may be changed by the 1st frame and the 2nd frame. Moreover, processings, such as carrying out error diffusion process by the 1st frame, carrying out dithering by the 2nd frame, and carrying out error diffusion process by the 3rd frame further, may be combined. Moreover, a random-number-generation circuit may be provided and the art which processes for every frame with the value of a random number may be chosen.

[0300] If information, such as a frame rate, is indicated to the format transmitted, a frame rate etc. can be automatically changed by decoding or detecting this indicated data. It is desirable that the image transmitted especially indicates an animation or a still picture. Moreover, as for an animation case, it is desirable to indicate the number of coma per second of an animation. Moreover, it is desirable to indicate the model number of a cellular phone to a transmission packet. in addition, it is a packet although this specification explains as a transmission packet -- required -- there is nothing. That is, any are sufficient as long as the information (the number of foreground colors, frame rate, etc.) explained by drawing 18 etc. into the data transmitted or sent is indicated.

[0301] Drawing 17 is a transmission format sent to the cellular phone of this invention etc. With transmission, the both sides of the data to receive and the data to transmit are included. That is, it is because a cellular phone may transmit the image photoed with the CCD camera of attachment in the voice or the cellular phone from an earphone to other cellular phones etc. Therefore, the matter relevant to the transmission format explained by drawing 18 etc. is applied to the both sides of transmission and reception.

[0302] In the cellular phone of this invention, data are digitized and are transmitted in a packet format. As drawing 16 and drawing 17 have indicated, the inside of a frame consists of the flag section (F), address part (A), the control section (C), an information bureau (I), frame check sequence (FCS), and the flag section (F). a format of the control section (C) -- drawing -- like -- information transfer (I frames) -- it is related (S frames) and three formats of an off duty number system (U frame) are taken.

[0303] First, information transfer format will be a format of the control field used when transmitting information (data), and if a part of non-number nature format is removed, information transfer format will be the only format of having a data field. The frame by this format is called information frame (I frames).

[0304] Moreover, supervisory format is a format used in order to perform the supervisory-control function of a data link, i.e., the confirmation of receipt of an information frame, the resending demand of an information frame, etc. The frame by this format is called supervisory frame (S frames).

[0305] Next, an off duty number system format is a format of the control field used in order to carry out other data ring control functions, and calls the frame by this format an unnumbered frame (U frame).

[0306] A terminal and a network manage the information frame transmitted and received by the send sequence number (S) and the receiving sequence N (R). N (S) and N (R) consisted of triplets, eight to 0-7 were used as a circulation number, and the degree of 7 has taken the modulus configuration from which it is set to 0. Therefore, the modulus in this case is 8 and the frame number which can carry out continuous transmission, without receiving a response

frame is 7.

[0307] The 8-bit data in which the 8-bit data in which color number data are shown, and a frame rate are shown are indicated in a data area. These examples are shown in drawing 18 (a) and (b). Moreover, it is desirable to indicate distinction of a still picture and an animation to the color number of a foreground color. Moreover, it is desirable to indicate the model name of a cellular phone, the contents (natural drawings, such as a person, menu screen) of the image data transmitted and received, etc. to the packet of drawing 17.

[0308] The model which received data decodes data, and when it is own (applicable model number) data, it changes a foreground color, a frame rate, etc. automatically according to the indicated contents. Moreover, you may constitute so that the indicated contents may be displayed on the viewing area 21 of a display. A user looks at the written contents (a foreground color, recommendation frame rate) of Screen 21, operates a key etc., and changes into the optimal display condition by the manual.

[0309] In addition, as an example, by drawing 18 (b), although numerical 3 has given and indicated frame rate 80Hz and an example, it may not be limited to this, and it may show fixed range, such as 40 to 60 Hz. Moreover, the model of cellular phone etc. may be indicated to a data area. It is because the need of the engine performance etc. changing with models and changing a frame rate is also generated. Moreover, images are comics, it is advertisement (CM), or it is also desirable to indicate thing information. Moreover, the information on audience fee gold etc. is indicated to a packet. Information, such as a packet size, may be indicated. A user judges whether audience fee gold checks and information is received. Moreover, it is desirable that image data also indicates the data of whether to carry out error diffusion process.

[0310] Moreover, what is necessary is just to indicate information, such as the image-processing approach and model numbers (the class of classification, such as error diffusion process and dithering, and weighting function, the data, the multiplier of gamma, etc.), to the format transmitted. Moreover, image data indicates the information on the resolution, MPEG data, BITMAP data, etc. again in the data photoed by CCD, and JPEG data. by decoding or detecting this indicated data, it can change into the optimal condition with the cellular phone received automatically -- it becomes be.

[0311] Of course, it is desirable that the image transmitted indicates an animation or a still picture. Moreover, in the case of an animation, it is desirable to indicate the number of coma per second of an animation. Moreover, it is desirable to also indicate information, such as the number of playback coma / second recommended with an accepting station.

[0312] The above matter is the same even when a transmission packet is transmission. moreover, it is a packet although this specification explains as a transmission packet -- required -- there is nothing. That is, any are sufficient as long as the information explained by drawing 18 etc. into the data transmitted or sent is indicated.

[0313] After the error diffusion-process controller 141 performs reverse error diffusion process and returns the data which error processing was carried out and have been sent to former data, it is desirable to add again the function to perform error diffusion process. The existence of error diffusion process is put on the packet data of drawing 17. Moreover, data required for reverse errors diffusion process, such as an art of error diffusion (methods, such as a dither, are also included) and a format, are also carried.

[0314] Reverse error diffusion process is carried out because error diffusion process can also realize amendment of a gamma curve in the process of the processing. Gamma curves, such as EL indicating equipment which received data, and the sent gamma curve may not be adapted. Moreover, the data which have acted as transmitting parents may be image data by which processing of error diffusion etc. was already carried out.

[0315] Since this situation is coped with, reverse error diffusion process is carried out, and it

changes into former data, and is made for there to be no effect of gamma curve amendment. Then, received EL indicating equipment performs error diffusion process, and error diffusion process etc. is carried out so that it may become the optimal gamma curve for a receiving display panel and may become the optimal error diffusion process.

[0316] Moreover, what is necessary is to arrange with a user carbon button to equipments, such as a cellular phone, and just to change a foreground color etc. using a carbon button etc. to change a frame rate by the foreground color.

[0317] Drawing 19 is the top view of the cellular phone as one example of an information terminal unit. The antenna 191, the ten key 192, etc. are attached in the case 193. 194 etc. is a foreground-color exchange key or power-source turning on and off, and a frame rate exchange key.

[0318] The internal-circuitry block of a cellular phone etc. is shown in drawing 20. A circuit mainly consists of blocks of the block of an up converter 205 and a down converter 204, the block LO buffer 203 of day PUREKUSA 201, etc.

[0319] If a key 194 is pressed down once, a foreground color will press down the same key 194 following 8 color mode and a foreground color will press down a key 194 to 256 color mode and a pan, a foreground color may also construct a sequence so that it may become 4096 color mode. Whenever it presses down a key, let it be the toggle switch from which foreground-color mode changes. In addition, the modification key to a foreground color may be prepared separately. In this case, a key 194 is set to three (above).

[0320] A mechanical others [, such as a slide switch besides a push switch,] switch is sufficient as a key 194, and it may switch by speech recognition etc. For example, by carrying out voice input of the 4096 colors to carrying out voice input to an earphone, for example, "a high definition display", "256 color mode" or "low foreground-color mode", and an earphone, it constitutes so that the foreground color displayed on the display screen 21 of a display panel may change. This is easily realizable by adopting the present speech recognition technique.

[0321] Moreover, the switch which switches electrically may be used for a change-over of a foreground color, and the touch panel chosen by touching the menu displayed on the display 21 of a display panel is sufficient as it. Moreover, you may constitute so that it may switch or switch according to rotation or a direction like a click ball by the count which presses down a switch.

[0322] Although 194 considered as the foreground-color exchange key, it is good also as a key which switches a frame rate. Moreover, it is good also as a key which switches an animation and a still picture. Moreover, two or more requirements, such as an animation, a still picture, and a frame rate, may be changed to coincidence. Moreover, if it continues pressing down, you may constitute so that a frame rate may change gradually (continuously). In this case, it is realizable by making resistance R into variable resistance, or making it into electronic BORIUMU among the capacitor C which constitutes an oscillator, and Resistance R.

[0323] Moreover, a capacitor is realizable by considering as a trimmer capacitor. Moreover, two or more capacitors are formed in the semiconductor chip, one or more capacitors may be chosen, and these may be realized by connecting with juxtaposition in circuit.

[0324] In addition, the technical thought of switching a frame rate by a foreground color etc. is not limited to a cellular phone, and can be widely applied to the device which has the display screens, such as a palmtop computer, and a notebook computer, a desktop PC, watch. Moreover, it is applicable also to not the thing limited to a liquid crystal display (liquid crystal display panel) but a liquid crystal display panel, an organic EL panel, the TFT panel and the PLZT panel, and CRT.

[0325] The technical thought explained in the example of this invention is applicable to a

video camera, a liquid crystal projector, stereoscopic television, projection TV, etc. Moreover, it is applicable also to a viewfinder, the monitor of a cellular phone, PDA and PHS, a Personal Digital Assistant and its monitor, a digital camera, and its monitor. Moreover, it is applicable also to an electrophotography system, a head mount display, an accepting-reality monitor display, a note personal computer, a video camera, and an electronic "still" camera. [0326] Moreover, it is applicable also to the monitor of a cash automatic drawer machine, a public telephone, a TV phone, a personal computer, a liquid crystal wrist watch, and its display. Furthermore, it cannot be overemphasized to the liquid crystal display monitor of a home-use-electronics device, a pocket game device and its monitor, the back light for display panels, etc. that application or application expansion can be carried out.

[0327]

[Effect of the Invention] As mentioned above, since inspection or evaluation of the produced array substrate or display panel is easily realizable with this invention, a reliable display can be offered.

[0328] Moreover, the display panel of this invention, a display, etc. demonstrate characteristic effectiveness according to each configuration of high definition, a low power, low-cost-izing, a raise in brightness, etc.

[0329] In addition, if this invention is used, since the information display of a low power etc. can be constituted, power is not consumed. Moreover, since-izing can be carried out [small lightweight], a resource is not consumed. Therefore, it will be kind to earth environment and the space environment.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The circuitry Fig. of the display panel of this invention

[Drawing 2] The circuitry Fig. of the display of this invention

[Drawing 3] The explanatory view of the display of this invention

[Drawing 4] The sectional view of the display of this invention

[Drawing 5] The explanatory view of the display of this invention

[Drawing 6] The explanatory view of the display of this invention

[Drawing 7] The sectional view of the display of this invention

[Drawing 8] The sectional view of the display of this invention

[Drawing 9] The sectional view of the display of this invention

[Drawing 10] The block diagram of the display of this invention

[Drawing 11] The block diagram of the display of this invention

[Drawing 12] The circuitry Fig. of the conventional display panel

[Drawing 13] The explanatory view of the display panel of this invention

[Drawing 14] The explanatory view of the display of this invention

[Drawing 15] The explanatory view of the display of this invention

[Drawing 16] The explanatory view of the data transmission approach of the indicating equipment of this invention

[Drawing 17] The explanatory view of the data transmission approach of the indicating equipment of this invention

[Drawing 18] The explanatory view of the data transmission approach of the indicating equipment of this invention

[Drawing 19] The top view of the information display of this invention

[Drawing 20] The explanatory view of the information display of this invention

[Drawing 21] The explanatory view of the display panel of this invention

[Drawing 22] The explanatory view of the display panel of this invention

[Drawing 23] The explanatory view of the inspection approach of this invention
[Drawing 24] The explanatory view of the inspection approach of this invention
[Drawing 25] The explanatory view of the test equipment of this invention
[Drawing 26] The explanatory view of the inspection approach of this invention
[Drawing 27] The explanatory view of the inspection approach of this invention
[Drawing 28] The explanatory view of the inspection approach of this invention
[Drawing 29] The explanatory view of the inspection approach of this invention
[Drawing 30] The explanatory view of the inspection approach of this invention
[Drawing 31] The explanatory view of the inspection approach of this invention
[Drawing 32] The explanatory view of the inspection approach of this invention
[Drawing 33] The explanatory view of the source driver of this invention
[Drawing 34] The explanatory view of the inspection approach of this invention
[Drawing 35] The explanatory view of the display panel of this invention
[Drawing 36] The explanatory view of the inspection approach of this invention
[Drawing 37] The explanatory view of the display panel of this invention
[Drawing 38] The explanatory view of the display panel of this invention
[Drawing 39] The explanatory view of the display panel of this invention
[Description of Notations]

11 TFT
12 Gate Driver
14 Source Driver
15 EL Element
16 Pixel
17 Gate Signal Line
18 Source Signal Line
19 Capacitor (Storage Capacitance, Capacitor)
20 Current Supply Source Line (Electric Power Supply Line, Electrical-Potential-Difference Supply Line)
21 Viewing Area (Display Screen, Effective Viewing Area)
41 Closure Free Wheel Plate (Sealing Agent)
43 44 Heights
45 Sealing Compound (**)
46 Reflective Film
47 Organic Electroluminescence (EL Element)
48 Pixel Electrode
49 Array Substrate
50 Lambda/4 Plate (Lambda/4 Sheet)
51 Cathode Wiring
52 Contact
53 Cathode
54 Polarizing Plate
55 Drying Agent (Dry Material, Moisture Absorption Means)
61 62 Connection terminal
63 Anode
71 Smoothing Film
72 Transparent Electrode
73 Closure Film
74 Circular Polarization of Light Plate
81 Edge Protective Coat
91 Light-shielding Film

92 Low Resistance-ized Wiring (Metal Membrane)
101 Control IC
102 Power Source IC
103 Printed Circuit Board
104 Flexible Substrate
105 Data Signal
141 Error Diffusion Controller
151 Built-in Display Memory
152 Operation Memory
153 Arithmetic Circuit
154 Buffer Circuit
191 Antenna
192 Ten Key
193 Case
194 Carbon Button
201 Day PUREKUSA
202 LNA
203 LO Buffer
204 Down Converter
205 Up Converter
206 PA PURIDORAIBA
207 PA
231 Glass Substrate
232 Short Ring
241 Cutting Section
242 Terminal Electrode
251 Probe
252 Observer (Optical Detection Means)
253 Source of Signal (Electrical Potential Difference or Current Source)
331 Video-Signal Line
332 Switch Control Means
333 Transfer Gate (TG)
334 Analog Switch

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2003-66865

(P2003-66865A)

(43) 公開日 平成15年 3 月 5 日 (2003.3.5)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード* (参考)
G 0 9 F 9/30	3 3 0	G 0 9 F 9/30	3 3 0 Z 2 G 0 3 6
	3 3 8		3 3 8 3 K 0 0 7
	3 6 5		3 6 5 Z 5 C 0 8 0
G 0 1 R 31/00		G 0 1 R 31/00	5 C 0 9 4
G 0 9 F 9/00	3 5 2	G 0 9 F 9/00	5 G 4 3 5

審査請求 未請求 請求項の数14 O L (全 42 頁) 最終頁に続く

(21) 出願番号 特願2001-254301(P2001-254301)

(22) 出願日 平成13年 8 月 24 日 (2001.8.24)

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 高原 博司

大阪府門真市大字門真1006番地 松下電器産業株式会社内

(72) 発明者 足達 克己

大阪府門真市大字門真1006番地 松下電器産業株式会社内

(74) 代理人 100097445

弁理士 岩橋 文雄 (外 2 名)

最終頁に続く



(54) 【発明の名称】 表示基板およびその検査方法と検査装置

(57) 【要約】

【課題】 ELなどの表示パネルの検査方法および検査装置を提供。

【解決手段】 駆動用のTFT 11aのソース端子に、V_{dd}電圧を印加し、EL素子15のカソード端子にV_{s1}電圧を印加する。ゲート信号線17a、17bにオン電圧を印加すると、TFT 11b、11c、11dがオン状態になる。ソース信号線18はオープン状態にする。電流I_wは流れず、駆動TFT 11aを流れる電流はすべてEL素子15に流れる電流I_{dd}となる。したがって、表示パネルに表示されている画素はすべて点灯状態となる。もし、非点灯状態の画素があればTFTが壊れているか、能力が低いことを検出することができる。

11 TFT 17 ゲート信号線
12 ゲートドライバ 18 ソース信号線
14 ソースドライバ 19 キャパシタ (コンデンサ)
15 EL素子 20 電流供給線
16 画素



【特許請求の範囲】

【請求項1】 1画素あたり複数本のゲート信号線と少なくとも1本のソース信号線を有し、かつ前記信号線を制御することにより光変調を行うE-L表示装置に用いるアレイ基板にあって、

前記複数の画素のソース信号線を電氣的に短絡する第1の短絡部と、

前記複数の画素のゲート信号線を電氣的に短絡する第2の短絡部と、

前記第1の短絡部と第2の短絡部を電氣的に接続する接続部を有することを特徴とするアレイ基板。

【請求項2】 1画素あたり第1のゲート信号線と第2のゲート信号線と少なくとも1本のソース信号線を有し、かつ前記信号線を制御することにより光変調を行うE-L表示装置にあって、

前記複数の画素のソース信号線を電氣的に短絡する第1の短絡部と、

前記複数の画素の第1のゲート信号線を電氣的に短絡する第2の短絡部と、

前記複数の画素の第2のゲート信号線を電氣的に短絡する第3の短絡部と、

前記第1の短絡部と第2の短絡部を電氣的に接続する第1の接続部と、

前記第2の短絡部と第3の短絡部を電氣的に接続する第2の接続部とを有することを特徴とするアレイ基板。

【請求項3】 各画素にスイッチング素子が配置され、かつ画素がマトリックス状に配置され、1画素あたり複数本のゲート信号線と少なくとも1本のソース信号線を有し、かつ前記信号線を制御することにより光変調を行うE-L表示装置に用いる検査装置にあって、

前記複数のゲート信号線に前記スイッチング素子を動作状態にする電圧を印加するゲート電圧印加手段と、

前記E-L表示装置のカソードに第1の電圧を印加するカソード電圧印加手段と、

前記E-L表示装置のアノードに第2の電圧を印加するアノード電圧印加手段と、

前記E-L表示装置の点灯状態を光学的に検出または測定する光学的測定手段とを具備することを特徴とする検査装置。

【請求項4】 各画素にスイッチング素子が配置され、かつ画素がマトリックス状に配置され、1画素あたり複数本のゲート信号線と少なくとも1本のソース信号線を有し、かつ前記信号線を制御することにより光変調を行うE-L表示装置を構成するアレイに用いる検査装置にあって、

前記複数のゲート信号線に前記スイッチング素子を動作状態にする電圧を印加するゲート電圧印加手段と、

前記アレイのカソードに第1の電圧を印加するカソード電圧印加手段と、

前記アレイのアノードに第2の電圧を印加するアノード

電圧印加手段と、

前記アレイのソース信号線から出力される電流を検出または測定する検査手段とを具備することを特徴とする検査装置。

【請求項5】 各画素にスイッチング素子が配置され、かつ画素がマトリックス状に配置され、1画素あたり複数本のゲート信号線と少なくとも1本のソース信号線を有し、かつ前記信号線を制御することにより光変調を行うE-L表示装置に用いる検査方法であって、

前記複数のゲート信号線に前記スイッチング素子を動作状態にする電圧を印加するゲート電圧印加手段と、

前記E-L表示装置の各画素の複数のゲート信号線に、前記スイッチング素子を動作状態にする電圧を印加し、

前記各画素のソース信号線をオープン状態にし、

前記E-L表示装置のアノードに第1の電圧を印加し、

前記E-L表示装置のカソードに前記第1の電圧よりも低い第2の電圧を印加することを特徴とするE-L表示装置の検査方法。

【請求項6】 1つの画素は、少なくとも、E-L膜に流す電流を制御する駆動トランジスタと、前記駆動トランジスタのゲート電位を保持するコンデンサと、ドライバから出力した電流を前記駆動トランジスタに流す経路を構成する第1のスイッチングトランジスタと、前記駆動トランジスタからの電流を前記E-L膜に流す経路を構成する第2のスイッチングトランジスタから構成されているE-L表示パネルであって、

前記第1のスイッチングトランジスタを動作状態にし、かつ前記第2のスイッチングトランジスタを非動作状態にして、前記コンデンサを所定電圧に充電する第1の動作と、

前記第2のスイッチングトランジスタを動作状態にし、かつ前記第2のスイッチングトランジスタを非動作状態にして、前記E-L素子に電流を流す第2の動作とを実施することを特徴とするE-L表示パネルの検査方法。

【請求項7】 1つの画素は、少なくとも、E-L膜に流す電流を制御する駆動トランジスタと、前記駆動トランジスタのゲート電位を保持するコンデンサと、ドライバから出力した電流を前記駆動トランジスタに流す経路を構成する第1のスイッチングトランジスタと、前記駆動トランジスタからの電流を前記E-L膜に流す経路を構成する第2のスイッチングトランジスタから構成されているE-L表示パネルであって、

前記第1のスイッチングトランジスタを動作状態にし、かつ前記第2のスイッチングトランジスタを非動作状態にして、前記コンデンサを所定電圧に充電する第1の動作と、

前記第2のスイッチングトランジスタを動作状態にし、かつ前記第2のスイッチングトランジスタを非動作状態にして、前記E-L素子に電流を流す第2の動作とを実施し、

前記第2のスイッチングトランジスタを動作状態にし、かつ前記第2のスイッチングトランジスタを非動作状態にして、前記E-L素子に電流を流す第2の動作とを実施し、

前記第1の動作と前記第2の動作とを切り替える周期を可変することを特徴とするEL表示パネルの検査方法。

【請求項8】 1つの画素は、少なくとも、EL膜に流す電流を制御する駆動トランジスタと、前記駆動トランジスタのゲート電位を保持するコンデンサと、前記コンデンサに充電するスイッチングトランジスタから構成され、かつ前記スイッチングトランジスタを選択するゲートドライバ回路を有するEL表示パネルであって、複数の画素に接続されたソース信号線端を電氣的オープン状態にし、

前記ゲートドライバ回路を動作させ、前記スイッチングトランジスタを動作状態にし、かつ前記EL表示パネルのアノードに第1の電圧を印加するとともに、前記EL表示パネルのカソードに前記第1の電圧よりも低い第2の電圧を印加することを特徴とするEL表示パネルの検査方法。

【請求項9】 各画素にスイッチング素子が配置され、かつ画素がマトリックス状に配置され、少なくとも1画素あたり第1および第2のゲート信号線とソース信号線を有し、かつ前記信号線を制御することにより光変調を行うEL表示パネルであって、

前記複数の第1のゲート信号線にスイッチング素子を動作状態にする電圧を印加する第1のゲート電圧印加手段と、

前記複数の第2のゲート信号線にスイッチング素子を動作状態にする電圧を印加する第2のゲート電圧印加手段と、

前記EL表示パネルのアノードに電圧を印加するアノード電圧印加手段と、

前記EL表示装置のカソードに電圧を印加するカソード電圧印加手段とを具備することを特徴とするEL表示パネルの検査装置。

【請求項10】 各画素にスイッチング素子が配置され、かつ画素がマトリックス状に配置され、少なくとも1画素あたり第1のゲート信号線と第2のゲート信号線と第3のゲート信号線とソース信号線を有し、かつ前記信号線を制御することにより光変調を行うEL表示パネルであって、

前記の第1のゲート信号線にスイッチング素子を動作状態にする電圧を印加する第1のゲート電圧印加手段と、

前記複数の第2のゲート信号線にスイッチング素子を動作状態にする電圧を印加する第2のゲート電圧印加手段と、

前記複数の第3のゲート信号線にスイッチング素子を動作状態にする電圧を印加する第3のゲート電圧印加手段と、

前記EL表示パネルのアノードに電圧を印加するアノード電圧印加手段と、

前記EL表示装置のカソードに電圧を印加するカソード電圧印加手段とを具備することを特徴とするEL表示パ

ネルの検査装置。

【請求項11】 1つの画素は、少なくとも、EL膜に流す電流を制御する駆動トランジスタと、前記駆動トランジスタのゲート電位を保持するコンデンサと、前記コンデンサに充電するスイッチングトランジスタから構成され、かつ前記スイッチングトランジスタを選択するゲートドライバ回路と、映像信号を出力するソースドライバ回路とを有するEL表示パネルであって、

前記ゲートドライバ回路を動作させ、前記スイッチングトランジスタを動作状態にし、かつ前記EL表示パネルのアノードに第1の電圧を印加するとともに、前記EL表示パネルのカソードに前記第1の電圧よりも低い第2の電圧を印加し、

前記ソースドライバ回路の出力をオープン状態にすることを特徴とするEL表示パネルの検査方法。

【請求項12】 1つの画素は、少なくとも、EL膜に流す電流を制御する駆動トランジスタと、前記駆動トランジスタのゲート電位を保持するコンデンサと、前記コンデンサに充電するスイッチングトランジスタから構成され、

前記スイッチングトランジスタを選択する信号を伝達するゲート信号線と、

前記画素に印加する映像信号を伝達するソース信号線と、

前記コンデンサの一端の電位を設定する電圧を伝達するコンデンサ信号線とを具備することを特徴とするEL表示パネル。

【請求項13】 請求項12記載のEL表示パネルと、ダウンコンバータと、

アップコンバータと、

受話器と、

スピーカとを具備することを特徴とする情報表示装置。

【請求項14】 表示領域にタッチパネルを具備することを特徴とする請求項13記載の情報表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明の主として自発光で画像を表示するEL表示パネルとこれに用いるアレイ基板およびこれらの検査装置と検査方法などに関するものである。

【0002】

【従来の技術】液晶表示パネルは、薄型で低消費電力という利点から、携帯用機器等に多く採用されているため、ワードプロセッサやパーソナルコンピュータ、テレビ(TV)などの機器や、ビデオカメラのビューファインダ、モニターなどにも用いられている。

【0003】

【発明が解決しようとする課題】しかし、液晶表示パネルは、自発光デバイスではないため、バックライトを用いないと画像を表示できないという問題点がある。パッ

10

20

30

40

50

クライトを構成するためには所定の厚みが必要であるため、表示モジュールの厚みが厚くなるという問題があった。

【0004】また、液晶表示パネルでカラー表示を行うためには、カラーフィルタを使用する必要がある。そのため、光利用効率が低いという問題点があった。

【0005】

【課題を解決するための手段】本発明は上記問題点を解決するために、1画素あたり複数本のゲート信号線と少なくとも1本のソース信号線を有し、かつ前記信号線を制御することにより光変調を行うEL表示装置に用いるアレイ基板にあって、前記複数の画素のソース信号線を電氣的に短絡する第1の短絡部と、前記複数の画素のゲート信号線を電氣的に短絡する第2の短絡部と、前記第1の短絡部と第2の短絡部を電氣的に接続する接続部を有することを特徴とするアレイ基板を提供するものである。

【0006】また、1画素あたり第1のゲート信号線と第2のゲート信号線と少なくとも1本のソース信号線を有し、かつ前記信号線を制御することにより光変調を行うEL表示装置にあって、前記複数の画素のソース信号線を電氣的に短絡する第1の短絡部と、前記複数の画素の第1のゲート信号線を電氣的に短絡する第2の短絡部と、前記複数の画素の第2のゲート信号線を電氣的に短絡する第3の短絡部と、前記第1の短絡部と第2の短絡部を電氣的に接続する第1の接続部と、前記第2の短絡部と第3の短絡部を電氣的に接続する第2の接続部とを有することを特徴とするアレイ基板を提供するものである。

【0007】さらに、各画素にスイッチング素子が配置され、かつ画素がマトリクス状に配置され、1画素あたり複数本のゲート信号線と少なくとも1本のソース信号線を有し、かつ前記信号線を制御することにより光変調を行うEL表示装置に用いる検査装置にあって、前記複数のゲート信号線に前記スイッチング素子を動作状態にする電圧を印加するゲート電圧印加手段と、前記EL表示装置のカソードに第1の電圧を印加するカソード電圧印加手段と、前記EL表示装置のアノードに第2の電圧を印加するアノード電圧印加手段と、前記EL表示装置の点灯状態を光学的に検出または測定する光学的測定手段とを具備することを特徴とする検査装置を提供するものである。

【0008】

【発明の実施の形態】本明細書において各図面は理解を容易に、また作図を容易にするため、省略および拡大縮小した箇所がある。たとえば、図7の表示パネルの断面図では封止膜73などを十分厚く図示している。また、図1等では画素電極に信号を印加する薄膜トランジスタ(TFT)などは省略している。

【0009】また、本発明の表示パネルなどでは、位相

補償のためなどの位相フィルムなどを省略しているが、適時付加することが望ましい。以上のことは以下の図面に対しても同様である。また、同一番号または、記号等を付した箇所は同一もしくは類似の形態もしくは材料あるいは機能もしくは動作を有する。

【0010】なお、各図面等で説明した内容は特に断りがなくとも、他の実施例等と組み合わせることができる。たとえば、図1あるいは図35、図39の表示パネルにタッチパネルなどを付加し、情報表示装置とすることができる。また、拡大レンズを取り付けビデオカメラなどのビューファインダを構成することもできる。

【0011】また、図25の検査装置は図24だけでなく図28、図29などにも適用できることは言うまでもない。また、図33で説明するソースドライバ14のアナログスイッチ334はソースドライバ内に形成せず、低温ポリシリコン技術などを用いてアレイ基板49のソース信号線18の一端に形成してもよいことは言うまでもない。

【0012】また、図33のソースドライバのインバータ23段数などに関する事項は図2で説明した事項を適用することができる。また、本発明は各画素にTFTが形成されたアクティブマトリクス型表示パネルを主に説明するがこれに限定するものではなく、単純マトリクス型にも適用することができることは言うまでもない。

【0013】このように特に明細書中に例示されていなくとも、明細書、図面中で記載あるいは説明した事項、内容、仕様は、互いに組み合わせて請求項に記載することができる。すべての組み合わせについて明細書などで記述することは不可能であるからである。

【0014】低消費電力でかつ高表示品質であり、更に薄型化が可能な表示パネルとして、有機エレクトロルミネッセンス(EL)素子の複数をマトリクス状に配列して構成される有機EL表示パネルが注目されている。なお、有機EL表示パネルあるいは有機EL素子はOLEDあるいはOLEDと呼ぶこともある。

【0015】有機EL表示パネルは、図4に示すように、画素電極としての透明電極48が形成されたガラス板49(アレイ基板)上に、電子輸送層、発光層、正孔輸送層などからなる少なくとも1層の有機機能層(EL層)47、及び金属電極(反射膜)46が積層されたものである。

【0016】透明電極(画素電極)48の陽極(アノード)にプラス、金属電極(反射電極)46の陰極(カソード)にマイナスの電圧を加え、すなわち、透明電極48及び金属電極46間に直流を印加することにより、有機機能層(EL層)47が発光する。良好な発光特性を期待することのできる有機化合物を有機機能層に使用することによって、EL表示パネルが実用に耐えうるものになっている。

【0017】なお、カソード電極あるいは反射膜はITO電極に誘電体多層膜からなる光学的干渉膜を形成して構成してもよい。誘電体多層膜は低屈折率の誘電体膜と高屈折率の誘電体膜とを交互に多層に形成したものである。つまり、誘電体ミラーである。この誘電体多層膜は有機EL構造から放射される光の色調を良好なもの（フィルタ効果）にする機能を有する。

【0018】金属電極46には、アルミニウム、マグネシウム、インジウム、銅または各々の合金等の仕事関数が小さなものを用いることが好ましい。特に、例えばAl-Li合金を用いることが好ましい。また、透明電極48には、ITO等の仕事関数の大きな導電性材料または金等を用いることができる。なお、金を電極材料として用いた場合、電極は半透明の状態となる。

【0019】なお、画素電極46などに薄膜を蒸着する際は、アルゴン雰囲気中有機EL膜を成膜するとよい。また、画素電極46としてのITO上にカーボンを用いることが好ましい。また、透明電極48には、ITO等の仕事関数の大きな導電性材料または金等を用いることができる。なお、金を電極材料として用いた場合、電極は半透明の状態となる。

【0020】以下、本発明のEL表示パネル構造の理解を容易とするため、まず、本発明の有機EL表示パネルの製造方法について説明をする。

【0021】基板49の放熱性を良くするため、サファイアガラスで形成してもよい。また、熱伝導性のよい薄膜あるいは厚膜を形成したりしてもよい。たとえば、ダイヤモンド薄膜を形成した基板を使用することが例示される。もちろん、石英ガラス基板、ソーダガラス基板あるいは鉛ガラス基板を用いてもよい。

【0022】その他、アルミナなどのセラミック基板を使用したり、シリコンあるいは銅などからなる金属板を使用したり、絶縁膜に金属膜を蒸着あるいは塗布などのコーティングしたりしたものを用いてもよい。

【0023】画素電極を反射型とする場合は、基板材料としては基板の表面方向より光が出射されるから、ガラス、石英や樹脂等の透明ないし半透明材料に加えてステンレスなどの非透過材料を用いることもできる。この構成を図7に図示する。カソード電極をITOなどの透明電極72で形成している。

【0024】基板はプラスチック基板を用いてもよいことは言うまでもない。プラスチック基板はわれにくく、また、軽量のため携帯電話の表示パネル用基板として最適である。プラスチック基板は、芯材となるベース基板の一方の面に補助の基板を接着剤で貼り合わせて積層基板として用いることが好ましい。もちろん、これらの基板321等は板に限定するものではなく、厚さ0.3mm以下0.05mm以上のフィルムでもよい。

【0025】なお、有機ELは水分による劣化が早い。樹脂は浸透性がよいため、これを防止することを目的として、基板表面にDLC（ダイヤモンドライクカー

ボン）膜を形成することが好ましい。また、多数枚のフィルムまたは基板をはり合わせて構成する場合は、構成する多数枚のフィルムなどの1つ以上の表面にDLC膜を形成したものをを用いることが好ましい。また、1つ以上の基板に薄いガラス基板を用いたり、金属フィルムまたは板を構成する基板の中間層をして採用してもよい。DLCの他、SiO₂、SiNx、Al₂O₃などの無機物質を蒸着したものを用いてもよい。また、金属薄膜を無機薄膜を多層に蒸着あるいは塗布したものを中間層として用いたり、基板の表面に形成してもよい。

【0026】ベース基板の基板として、脂環式ポリオレフィン樹脂を用いることが好ましい。このような脂環式ポリオレフィン樹脂として日本合成ゴム社製ARTONの厚さ200μmの1枚板が例示される。ベース基板の一方の面に、耐熱性、耐溶剤性または耐湿性機能を持つハードコート層、および耐透気性機能を持つガスバリア層が形成されたポリエステル樹脂、ポリエチレン樹脂あるいはポリエーテルスルホン樹脂などからなる補助の基板（あるいはフィルムもしくは膜）を配置する。

【0027】1画素には複数のスイッチング素子あるいは電流制御素子としての薄膜トランジスタ（TFT）を形成する。形成するTFTは、同じ種類のTFTであってもよいし、Pチャンネル型とNチャンネル型のTFTというように、違う種類のTFTであってもよいが望ましくはスイッチングトランジスタ、駆動用トランジスタとも同極性のものが望ましい。またTFTの構造は、プレーナ型のTFTで限定されるものではなく、スタガー型でも、逆スタガー型でもよく、また、セルフアライン方式を用いて不純物領域（ソース、ドレイン）が形成されたものでも、非セルフアライン方式によるものでもよい。

【0028】本発明のEL表示素子は、基板上に、ホール注入電極（画素電極）となるITO、1種以上の有機層と、電子注入電極とが順次積層されたEL構造体を有する。前記基板にはTFTが設けられている。

【0029】本発明のEL表示素子を製造するには、まず、基板上にTFTのアレイを所望の形状に形成する。そして、平坦化膜上の画素電極として透明電極であるITOをスパッタ法で成膜、パターニングする。その後、有機EL層、電子注入電極等を積層する。

【0030】TFTとしては、通常多結晶シリコンTFTを用いればよい。TFTは、EL構造体の各画素の端部に設けられ、その大きさは10～30μm程度である。なお、画素の大きさは20μm×20μm～300μm×300μm程度である。

【0031】基板上には、TFTの配線電極が設けられる。配線電極は抵抗が低く、ホール注入電極を電気的に接続して抵抗値を低く抑える機能があり、一般的にはその配線電極は、Al、Alおよび遷移金属（ただしTiを除く）、Tiまたは窒化チタン（TiN）のいずれか

1 種または 2 種以上を含有するものが使われるが、本発明においてはこの材料に限られるものではない。EL 構造体の下地となるホール注入電極と TFT の配線電極とを併せた全体の厚さとしては、特に制限はないが、通常 100~1000nm 程度とすればよい。

【0032】TFT の配線電極と EL 構造体の有機層との間には絶縁層を設ける。絶縁層は、SiO₂等の酸化ケイ素、窒化ケイ素などの無機系材料をスパッタや真空蒸着で成膜したもの、SOG (スピン・オン・ガラス) で形成した酸化ケイ素層、フォトレジスト、ポリイミド、アクリル樹脂などの樹脂系材料の塗膜など、絶縁性を有するものであればいずれであってもよいが、ポリイミドが好ましい。また、絶縁層は、配線電極を水分や腐食から守る耐食・耐水膜の役割も果たす。

【0033】EL 構造体の発光ピークは 2 つ以上であってもかまわない。本発明の EL 表示素子は、緑および青色発光部は、例えば、青緑色発光の EL 構造体と、緑色透過層または青色透過層との組み合わせにより得られる。赤色発光部は、青緑色発光の EL 構造体と、この EL 構造体の青緑発光を赤色に近い波長に変換する蛍光変換層により得ることができる。

【0034】次に、本発明の EL 表示素子を構成する EL 構造体について説明する。本発明の EL 構造体は、透明電極である電子注入電極と、1 種以上の有機層と、ホール注入電極とを有する。有機層は、それぞれ少なくとも 1 層のホール輸送層および発光層を有し、例えば、電子注入輸送層、発光層、正孔輸送層、正孔注入層を順次有する。なお、ホール輸送層はなくてもよい。

【0035】本発明の EL 構造体の有機層は、種々の構成とすることができ、電子注入・輸送層を省略したり、あるいは発光層と一体としたり、正孔注入輸送層と発光層とを混合してもよい。電子注入電極は、蒸着、スパッタ法等、好ましくは蒸着法で成膜される仕事関数の小さい金属、化合物または合金で構成される。

【0036】ホール注入電極としては、ホール注入電極側から発光した光を取り出す構造であるため、例えば、ITO (錫ドープ酸化インジウム)、IZO (亜鉛ドープ酸化インジウム)、ZnO、SnO₂、In₂O₃等が挙げられるが、特に ITO、IZO が好ましい。ホール注入電極の厚さは、ホール注入を十分行える一定以上の厚さを有すれば良く、通常、10~500nm 程度とすることが好ましい。

【0037】素子の信頼性を向上させるために駆動電圧が低いことが必要であるが、好ましいものとして、10~30Ω/□ (膜厚 50~300nm) の ITO が挙げられる。実際に使用する場合には、ITO 等のホール注入電極界面での反射による干渉効果が、光取り出し効率や色純度を十分に満足するように、電極の膜厚や光学定数を設定すればよい。

【0038】ホール注入電極は、蒸着法等によっても形

成できるが、スパッタ法により形成することが好ましい。スパッタガスとしては、特に制限するものではなく、Ar、He、Ne、Kr、Xe 等の不活性ガス、あるいはこれらの混合ガスを用いればよい。

【0039】電子注入電極は、蒸着、スパッタ法等、好ましくは蒸着法で成膜される仕事関数の小さい金属、化合物または合金で構成される。成膜される電子注入電極の構成材料としては例えば、K、Li、Na、Mg、La、Ce、Ca、Sr、Ba、Al、Ag、In、Sn、Zn、Zr 等の金属元素単体、または安定性を向上させるためにそれらを含む 2 成分、3 成分の合金系を用いることが好ましい。合金系としては、例えば Ag・Mg (Ag: 1~20at%)、Al・Li (Li: 0.3~14at%)、In・Mg (Mg: 50~80at%)、Al・Ca (Ca: 5~20at%) 等が好ましい。

【0040】電子注入電極薄膜の厚さは、電子注入を十分行える一定以上の厚さとすれば良く、0.1nm 以上、好ましくは 1nm 以上とすればよい。また、その上限値には特に制限はないが、通常、膜厚は 100~500nm 程度とすればよい。

【0041】正孔注入層は、ホール注入電極からの正孔の注入を容易にする機能を有し、正孔輸送層は、正孔を輸送する機能および電子を妨げる機能を有し、電荷注入層、電荷輸送層とも称される。

【0042】電子注入輸送層は、発光層に用いる化合物の電子注入輸送機能がさほど高くないときなどに設けられ、電子注入電極からの電子の注入を容易にする機能、電子を輸送する機能および正孔を妨げる機能を有する。正孔注入層、正孔輸送層および電子注入輸送層は、発光層へ注入される正孔や電子を増大・閉じ込めさせ、再結合領域を最適化させ、発光効率を改善する。なお、電子注入輸送層は、注入機能を持つ層と輸送機能を持つ層とに別個に設けてもよい。

【0043】発光層の厚さ、正孔注入層と正孔輸送層とを併せた厚さおよび電子注入輸送層の厚さは特に限定されず、形成方法によっても異なるが、通常、5~100nm 程度とすることが好ましい。

【0044】正孔注入層、正孔輸送層の厚さおよび電子注入輸送層の厚さは、再結合・発光領域の設計によるが、発光層の厚さと同程度もしくは 1/10~10 倍程度とすればよい。正孔注入層、正孔輸送層の厚さ、および、電子注入層と電子輸送層とを分ける場合のそれぞれの厚さは、注入層は 1nm 以上、輸送層は 20nm 以上とするのが好ましい。このときの注入層、輸送層の厚さの上限は、通常、注入層で 100nm 程度、輸送層で 100nm 程度である。このような膜厚については注入輸送層を 2 層設けるときも同じである。

【0045】また、組み合わせる発光層や電子注入輸送層や正孔注入輸送層のキャリア移動度やキャリア密度 (イオン化ポテンシャル・電子親和力により決まる) を

考慮しながら、膜厚をコントロールすることで、再結合領域・発光領域を自由に設計することが可能であり、発光色の設計や、両電極の干渉効果による発光輝度・発光スペクトルの制御や、発光の空間分布の制御を可能にできる。

【0046】本発明のEL素子の発光層には、発光機能を有する化合物である蛍光性物質を含有させる。この蛍光性物質としては、例えば、特開昭63-264692号公報等に開示されているようなトリス（8-キノリノラト）アルミニウム〔Alq3〕等の金属錯体色素、特開平6-110569号公報（フェニルアントラセン誘導体）、同6-114456号公報（テトラアリアルエテン誘導体）、特開平6-100857号公報、同特開平2-247278号公報等に開示されているような青緑色発光材料が挙げられる。

【0047】また、正孔注入層・正孔輸送層には、例えば、特開昭63-295695号公報、特開平2-191694号公報、特開平3-792号公報、特開平5-234681号公報、特開平5-239455号公報、特開平5-299174号公報、特開平7-126225号公報、特開平7-126226号公報、特開平8-100172号公報、EP0650955A1等に記載されている各種有機化合物を用いることができる。正孔注入輸送層、発光層および電子注入輸送層の形成には、均質な薄膜が形成できることから真空蒸着法を用いることが好ましい。以下、本発明のEL表示パネルの製造方法および構造についてさらに詳しく説明をする。以前に説明したように、まず、アレイ基板49に画素を駆動するTFT11を形成する。1つの画素は4個または5個のTFTで構成される。また、画素は電流プログラムされ、プログラムされた電流がEL素子に供給される。このTFT11の組み合わせなど画素構成については後に説明をする。次にTFT11に正孔注入電極としての画素電極を形成する。画素電極48はフォトリソグラフィによりパターン化する。

【0048】なお、1画素に複数の画素電極を形成し、これらを個別に制御することにより面積階調表示を実現してもよい。また、R、G、Bの各画素電極の大きさを変化させることにより、ホワイトバランスを良好なものにすることも有効である。

【0049】フォトリソ後の基板処理は市販のレジスト剥離液（ジメチルスルホキシドとnメチル2ピロリドンとの混合溶液）に浸漬して剥離を行った後、アセトンでリンスし、さらに発煙硝酸中に1分間浸漬して完全にレジストを除去する。画素電極48であるITO表面の洗浄は、基板の裏面表面の両面を十分に行い、テトラメチルアンモニウムハイドロオキシドの0.238%水溶液を十分に供給しながら、ナイロンブラシによる機械的な擦り洗浄を行うとよい。その後、純水で十分にすすぎ、スピン乾燥を行う。

【0050】また、有機薄膜EL素子の蒸着前には、市販のプラズマリアクター（ヤマト科学株式会社製、PR41型）中で、酸素流量20sccm、圧力0.2Torr、高周波出力300Wの条件で1分間の酸素プラズマ処理を行ってから、EL蒸着槽内に配置するとよい。

【0051】しかし、洗浄時に酸素プラズマ、O₂アッシャーを使用すると、画素電極48の周辺部の平坦化膜71も同時にアッシングされ、画素電極48の周辺部がえぐられてしまう。この課題を解決するために本発明では図8で示すように画素電極48周辺部をアクリル樹脂からなるエッジ保護膜81を形成している。エッジ保護膜81の構成材料としては、平坦化膜71を構成するアクリル系樹脂、ポリイミド樹脂などの有機材料と同一材料が例示され、その他、SiO₂、SiNxなどの無機材料が例示される。その他、Al₂O₃などであってもよいことは言うまでもない。

【0052】エッジ保護膜81は画素電極48のバタニング48後、画素電極48間を埋めるように形成する。もちろん、このエッジ保護膜81を2以上4μm以下の高さに形成し、有機EL材料を塗り分ける際のメタルマスクの土手（メタルマスクが画素電極48と直接接しないようにするスペーサ）としてもよいことは言うまでもない。

【0053】当然のことながら、洗浄後、このエッジ保護膜81をエッチングなどにより除去してもよい。また、ドーパント材料を加熱により膨らませてエッジ保護膜81としてもよい。

【0054】真空蒸着装置は市販の高真空蒸着装置（日本真空技術株式会社製、EBV-6DA型）を改造した装置を用いる。主たる排気装置は排気速度1500リットル/minのターボ分子ポンプ（大阪真空株式会社製、TC1500）であり、到達真空度は約1×10⁻⁶Torr以下であり、全ての蒸着は2〜3×10⁻⁶Torrの範囲で行う。また、全ての蒸着はタングステン製の抵抗加熱式蒸着ボートに直流電源（菊水電子株式会社製、PAK10-70A）を接続して行うとよい。

【0055】このようにして真空層中に配置したアレイ基板上に、カーボン膜を2以上10nm以下に成膜する。次に、正孔注入層として4-(N,N-ビス(p-メチルフェニル)アミノ)-α-フェニルスチルベンを0.3nm/sの蒸着速度で膜厚約5nmに形成する。

【0056】正孔輸送層として、N,N'-ビス(4'-ジフェニルアミノ-4-ビフェニル)-N,N'-ジフェニルベンジジン（保土ヶ谷化学株式会社製）と、4-N,N'-ジフェニルアミノ-α-フェニルスチルベンを、それぞれ0.3nm/sおよび0.01nm/sの蒸着速度で共蒸着して膜厚約80nmに形成した。発光層（電子輸送層）としてトリス（8-キノリノラト）アルミニウム（同仁化学株式会社製）を0.3nm/sの蒸着速度で膜厚約40nmに形成する。

【0057】次に、電子注入電極として、AlLi合金（高純度化学株式会社製、Al/Li重量比99/1）から低温でLiのみを、約0.1nm/sの蒸着速度で膜厚約1nmに形成し、続いて、そのAlLi合金をさらに昇温し、Liが出尽くした状態から、Alのみを、約1.5nm/sの蒸着速度で膜厚約100nmに形成し、積層型の電子注入電極とした。

【0058】このようにして作成した有機薄膜EL素子は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲気下で、コーニング7059ガラス製の封止フタ41をシール接着剤（シール剤）45（アネルパ株式会社製、商品名スーパーバックシール953-7000）で貼り付けて表示パネルとした。

【0059】なお、封止フタ41とアレイ基板49との空間には乾燥剤55を配置する。これは、有機EL膜は湿度に弱いためである。乾燥剤55によりシール剤45を浸透する水分を吸収し有機EL膜47の劣化を防止する。

【0060】ホストにゲストをドーピングした発光層において、ゲスト材料のナノスケール集合状態に着目し、ゲスト分子同士の分子間相互作用を抑制することで、輝度と色純度の向上を可能となる。

【0061】有機ELにおいて発光する役割を担うゲスト材料は、発光性能を決める上で最も重要な役割を果たす。赤色ゲスト材料の開発に際しては、溶液中では高い発光特性を示すものの、膜中において効率が低下するという問題がある。この問題を解決するために、まず発光層中に分散しているゲスト材料の集合状態に着目する。ナノスケールの集合状態を形成するゲスト分子同士の分子間相互作用が有機ELの発光特性に大きな影響を与えているからである。

【0062】ゲスト分子の構造と分子間相互作用の相関を調べ分子設計にフィードバックすることにより、分子間相互作用が抑制することができる。したがって、ゲスト材料が持つ溶液状態での高い発光特性を膜中においても得られるようになる。さらに、ホストとゲストの間のマッチングが最適になるよう、ゲストの発光波長にできるだけ近いホスト材料を使用するとよい。

【0063】シール剤45からの水分の浸透を抑制するためには外部からの経路（パス）を長くすることが良好な対策である。このため、本発明の表示パネルでは、表示領域の周辺部に微細な凹凸43、44を形成している。アレイ基板49の周辺部に形成した凸部44は少なくとも2重に形成する。凸と凸との間隔（形成ピッチ）は100μm以上500μm以下に形成することが好ましく、また、凸の高さは30μm以上300μm以下とすることが好ましい。この凸部はスタンプ技術で形成する。このスタンプ技術はオムロン社がマイクロレンズ形成の方法として採用している方式、松下電器がCDのピックアップレンズで微小レンズの形成方式として用いて

いる方式を応用する。

【0064】一方、封止フタ41にも凸部43を形成する。凸部43の形成ピッチは凸部44の形成ピッチと同一にする。このように凸部43と44との形成ピッチを同一にすることにより凸部43に凸部44がちょうどはまり込む。そのため、表示パネルの製造時に封止フタ41とアレイ基板49との位置ずれが発生しない。凸部43と44間にはシール剤45を配置する。シール剤45は封止フタ41とアレイ基板49とを接着するとともに、外部からの水分の浸入を防止する。

【0065】シール剤45としてはUV（紫外線）硬化型でアクリル系の樹脂からなるものを用いることが好ましい。また、アクリル樹脂はフッ素基を有するものを用いることが好ましい。その他、エポキシ系の接着剤あるいは粘着剤を用いてもよい。

【0066】接着剤あるいは粘着剤の屈折率は1.47以上1.54以下のものを用いることが好ましい。特にシール接着剤は酸化チタンの微粉末、酸化シリコンなどの微粉末を重量比で65%以上95%以下の割合で添加することが好ましい。また、この微粉末の粒子径は平均直径は20μm以上100μm以下をすることが好ましい。微粉末の重量比が多くなるほど外部からの湿度の浸入を抑制する効果が高くなる。しかし、あまりに多いと気泡などが入りやすく、かえって空間が大きくなりシール効果が低下してしまう。

【0067】乾燥剤の重量はシールの長さ10mmあたり0.04g以上0.2g以下をすることが好ましい。特にシールの長さ10mmあたり0.06g以上0.15g以下をすることが望ましい。乾燥剤の量が少なくなると水分防止効果が少なくすぐに有機EL層が劣化する。多すぎると乾燥剤がシールをする際に障害となり、良好なシールを行うことができない。

【0068】図4ではガラスのフタ41を用いて封止する構成であるが、図7のようにフィルムを用いた封止であってもよい。たとえば、封止フィルムとしては電解コンデンサのフィルムにDLC（ダイヤモンドライクカーボン）を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い（防湿）。このフィルムを封止膜74として用いる。また、DLC膜を電極72の表面に直接蒸着する構成のものというまでもない。

【0069】有機EL層47から発生した光の半分は、反射膜46で反射され、アレイ基板49と透過して出射される。しかし、反射膜46は外光を反射し写り込みが発生して表示コントラストを低下させる。この対策のために、アレイ基板49にλ/4板50および偏光板54を配置している。なお、画素が反射電極の場合はEL層47から発生した光は上方向に出射される。したがって、位相板50および偏光板54は光出射側に配置することはいうまでもない。

【0070】なお、反射型画素は、画素電極48を、アルミニウム、クロム、銀などで構成して得られる。また、画素電極48の表面に、凸部（もしくは凹凸部）を設けることで有機EL層との界面が広くなり発光面積が大きくなり、また、発光効率が向上する。

【0071】基板49と偏光板（偏光フィルム）54間には1枚あるいは複数の位相フィルム（位相板、位相回転手段、位相差板、位相差フィルム）が配置される。位相フィルムとしてはポリカーボネートを使用することが好ましい。位相フィルムは入射光を出射光に位相差を発生させ、効率よく光変調を行うのに寄与する。

【0072】その他、位相フィルムとして、ポリエステル樹脂、PVA樹脂、ポリサルホン樹脂、塩化ビニール樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン樹脂等の有機樹脂板あるいは有機樹脂フィルムなどを用いてもよい。その他、水晶などの結晶を用いてもよい。1つの位相板の位相差は一軸方向に50nm以上350nm以下とすることが好ましく、さらには80nm以上220nm以下とすることが好ましい。

【0073】なお、図7に図示するように位相フィルムと偏光板とを一体化した円偏光板74（円偏光フィルム）を用いてもよいことはいうまでもない。

【0074】位相フィルム50は染料あるいは顔料で着色したフィルムとしての機能をもたせることが好ましい。特に有機ELは赤（R）の純度が悪い。そのため、着色した位相フィルム50で一定の波長範囲をカットして色温度を調整する。カラーフィルタは、染色フィルタとして顔料分散タイプの樹脂で設けられるのが一般的である。顔料が特定の波長帯域の光を吸収して、吸収されなかった波長帯域の光を透過する。なお、モザイク状のカラーフィルタ自身を位相フィルムとしてもちいてもよい。この場合は、EL素子15は白色発光のものを用いる。

【0075】以上のように位相フィルムの一部もしくは全体を着色したり、一部もしくは全体に拡散機能をもたせたりしてもよい。また、表面をエンボス加工したり、反射防止のために反射防止膜を形成したりしてもよい。また、画像表示に有効でない箇所もしくは支障のない箇所に、遮光膜もしくは光吸収膜を形成し、表示画像の黒レベルをひきしめたり、ハレーション防止によるコントラスト向上効果を発揮させたりすることが好ましい。

【0076】また、位相フィルムの表面に凹凸を形成することによりかまぼこ状あるいはマトリックス状にマイクロレンズを形成してもよい。マイクロレンズは1つの画素電極あるいは3原色の画素にそれぞれ対応するように配置する。

【0077】なお、マイクロレンズの定義には、集光性のあるレンズの他に、微細はブリズムなども含まれる。その他、形状が針状のものも含まれる。つまり、マイクロレンズとは、1つの形状が画素サイズと略一致する

か、もしくは対応するか、あるいは画素サイズ以下のものであり、光を屈曲させるものはすべて含まれる。

【0078】先にも記述したが、位相フィルムの機能はカラーフィルタに持たせてもよい。たとえば、カラーフィルタの形成時に圧延し、もしくは光重合により一定の方向に位相差が生じるようにすることにより位相差を発生させることができる。その他、図7の平滑化膜71を光重合させることにより位相差を持たせてもよい。このように構成すれば位相フィルムを基板外に構成あるいは配置する必要がなくなり表示パネルの構成が簡易になり、低コスト化が望める。なお、以上の事項は偏光板に適用してもよいことはいうまでもない。

【0079】偏光板（偏光フィルム）54を構成する主たる材料としてはTACフィルム（トリアセチルセルロースフィルム）が最適である。TACフィルムは、優れた光学特性、表面平滑性および加工適性を有するからである。TACフィルムの製造については、溶液流延製膜技術で作製することが最適である。

【0080】偏光板はヨウ素などをポリビニールアルコール（PVA）樹脂に添加した樹脂フィルムのもので例示される。一対の偏光分離手段の偏光板は入射光のうち特定の偏光軸方向と異なる方向の偏光成分を吸収することにより偏光分離を行うので、光の利用効率が比較的悪い。そこで、入射光のうち特定の偏光軸方向と異なる方向の偏光成分（reflective polarizer：リフレクティブ・ポラライザー）を反射することにより偏光分離を行う反射偏光子を用いてもよい。このように構成すれば、反射偏光子により光の利用効率が高まって、偏光板を用いた上述の例よりもより明るい表示が可能となる。

【0081】また、このような偏光板や反射偏光子以外にも、本発明の偏光分離手段としては、例えばコレステリック液晶層と（1/4）λ板を組み合わせたもの、プリースターの角度を利用して反射偏光と透過偏光とに分離するもの、ホログラムを利用するもの、偏光ビームスプリッタ（PBS）等を用いることも可能である。

【0082】図4では図示していないが、偏光板54の表面にはAIRコートを実施している。AIRコートは誘電体単層膜もしくは多層膜で形成する構成が例示される。その他、1.35～1.45の低屈折率の樹脂を塗布してもよい。たとえば、フッ素系のアクリル樹脂などが例示される。特に屈折率が1.37以上1.42以下のものが特性は良好である。

【0083】また、AIRコートは3層の構成あるいは2層構成がある。なお、3層の場合は広い可視光の波長帯域での反射を防止するために用いられ、これをマルチコートと呼ぶ。2層の場合は特定の可視光の波長帯域での反射を防止するために用いられ、これをVコートと呼ぶ。マルチコートとVコートは表示パネルの用途に応じて使い分ける。なお、2層以上の限定するものではな

く、1層でもよい。

【0084】マルチコートの場合は酸化アルミニウム(A12O3)を光学的膜厚が $nd = \lambda/4$ 、ジルコニウム(ZrO2)を $nd1 = \lambda/2$ 、フッ化マグネシウム(MgF2)を $nd1 = \lambda/4$ 積層して形成する。通常、 λ として520nmもしくはその近傍の値として薄膜は形成される。Vコートの場合は一酸化シリコン(SiO)を光学的膜厚 $nd1 = \lambda/4$ とフッ化マグネシウム(MgF2)を $nd1 = \lambda/4$ 、もしくは酸化イットリウム(Y2O3)とフッ化マグネシウム(MgF2)を $nd1 = \lambda/4$ 積層して形成する。SiOは青色側に吸収帯域があるため青色光を変調する場合はY2O3を用いた方がよい。また、物質の安定性からもY2O3の方が安定しているため好ましい。また、SiO2薄膜を使用してもよい。もちろん、低屈折率の樹脂等を用いてAIRコートとしてもよい。たとえばフッ素等のアクリル樹脂が例示される。これらは紫外線硬化タイプを用いることが好ましい。

【0085】なお、表示パネルに静電気がチャージされることを防止するため、表示パネルなどの表面に親水性の樹脂を塗布しておくことが好ましい。その他、表面反射を防止するため、偏光板54の表面などにエンボス加工を行ってもよい。また、表面をITOなどの透明導電物を形成しておくことも有効である。

【0086】画素電極48にはTFTが接続されるとしたがこれに限定されるものではない。アクティブマトリックスとは、スイッチング素子として薄膜トランジスタ(TFT)の他、ダイオード方式(TFD)、バリスタ、サイリスタ、リングダイオード、PLZT素子などでもよいことは言うまでもない。その他、プラズマドレッシング技術を用いてもよい。また、TFTはLDD(ロー ドーピング ドレイン)構造を採用することが好ましい。

【0087】なお、TFTとは、FETなどスイッチングなどのトランジスタ動作をするすべての素子一般を意味する。また、EL膜の構成、パネル構造などは単純マトリックス型表示パネルにも適用できることは言うまでもない。また、本明細書ではEL素子として有機EL素子を例のあげて説明するがこれに限定するものではなく、無機EL素子にも適用されることは言うまでもない。

【0088】有機ELパネルに用いられるアクティブマトリックス方式は、1、特定の画素を選択し、必要な表示情報を与えられること。2、1フレーム期間を通じてEL素子に電流を流すことができることという2つの条件を満足させなければならない。

【0089】この2つの条件を満足させるため、図12に示す従来の有機ELの素子構成では、第1のTFT11aは画素を選択するためのスイッチング用トランジスタ、第2のTFT11bはEL15に電流を供給するた

めの駆動用トランジスタとする。

【0090】ここで液晶に用いられるアクティブマトリックス方式と比較すると、スイッチング用トランジスタ11aは液晶用にも必要であるが、駆動用トランジスタ11bはEL15を点灯させるために必要である。この理由は液晶の場合は、電圧を印加することでオン状態を保持することができるが、EL15の場合は、電流を流しつづけなければ画素16の点灯状態を維持できないからである。

【0091】したがって、ELパネルでは電流を流し続けるためにトランジスタ11bをオンさせ続けなければならない。まず、走査線、データ線が両方ともオンになると、スイッチング用トランジスタ11aを通してキャパシタ19に電荷が蓄積される。このキャパシタ19が駆動用トランジスタ11bのゲートに電圧を加え続けるため、スイッチング用トランジスタ11aがオフになっても、電流供給線20から電流が流れつづけ、1フレーム期間にわたり画素16をオンできる。

【0092】この構成を用いて階調を表示させる場合、駆動用トランジスタ11bのゲート電圧として階調に応じた電圧を印加する必要がある。したがって駆動用トランジスタ11bのオン電流のばらつきがそのまま表示に現れる。

【0093】トランジスタのオン電流は単結晶で形成されたトランジスタであれば、きわめて均一であるが、安価なガラス基板に形成することのできる形成温度が450度以下の低温ポリシリ技術で形成した低温多結晶トランジスタでは、そのしきい値のばらつきが $\pm 0.2V \sim 0.5V$ の範囲でばらつきを持つため、駆動用トランジスタ11bを流れるオン電流がこれに対応してばらつき、表示にムラが発生する。これらのムラは、しきい値電圧のばらつきのみならず、TFTの移動度、ゲート絶縁膜の厚みなどでも発生する。

【0094】したがって、アナログ的に階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要があり、現状の低温多結晶ポリシリコンTFTではこのバラツキを所定範囲以内の抑えるというスベックを満足できない。この問題を解決するため、1画素内に4つのトランジスタをもうけて、しきい値電圧のばらつきをコンデンサにより補償させて均一な電流を得る方法、定電流回路を1画素ごとに形成し電流の均一化を図る方法などが考えられる。

【0095】これらの方法は、プログラムされる電流がEL素子15を通じてプログラムされるため電流経路が変化した場合に電源ラインに接続されるスイッチングトランジスタに対し駆動電流を制御するトランジスタがソースフォロワとなり駆動マージンが狭くなる。従って駆動電圧が高くなるという課題を有する。

【0096】また、電源に接続するスイッチングトランジスタをインピーダンスの低い領域で使用する必要があ

10

20

30

40

50

り、この動作範囲がEL素子15の特性変動により影響を受けるという課題もある。その上、飽和領域における電圧電流特性に、キंक電流が発生する場合、トランジスタのしきい値電圧の変動が発生した場合、記憶された電流値が変動するとう課題もある。

【0097】本発明のEL素子構造は、上記課題に対して、EL素子15に流れる電流を制御するトランジスタが、ソースフォロウ構成とならず、かつそのトランジスタにキंक電流があっても、キंक電流の影響を最小に抑えることが出来て記憶される電流値の変動を小さくすることが出来る構成である。

【0098】本発明のEL素子構造は、具体的には図1(a)に示すように単位画素が最低4つからなる複数のトランジスタ11ならびにEL素子により形成される。なお、画素電極はソース信号線と重なるように構成する。つまり、ソース信号線18上に絶縁膜あるいはアクリル材料からなる平坦化膜を形成して絶縁し、この絶縁膜上に画素電極を形成する。このようにソース信号線18上に画素電極を重ねる構成をハイアバーチャ(HA)構造と呼ぶ。つまり、ソース信号線のエッジ部と画素電極のエッジ部とが略一致させるか、もしくはソース信号線のエッジ部と画素電極のエッジ部とが重なるようにする(絶縁膜が中間層にある)。

【0099】第1のゲート信号線(第1の走査線)17aをアクティブ(ON電圧を印加)とすることにより第1のトランジスタ(TFTあるいはスイッチング素子)11aおよび第3のトランジスタ(TFTあるいはスイッチング素子)11cを通して、前記EL素子15に流すべき電流値を流し、第1のトランジスタのゲートとドレイン間を短絡するように第2のトランジスタ11bが第1のゲート信号線17aアクティブ(ON電圧を印加)となることにより開くと共に、第1のトランジスタ11aのゲートとソース間に接続されたコンデンサ(キャパシタ、蓄積容量)19に、前記電流値を流すように第1のトランジスタ11aのゲート電圧(あるいはドレイン電圧)を記憶する。

【0100】なお、第1のトランジスタ11aのソース-ゲート間容量(コンデンサ)19は0.2pF以上2pF以下の容量とすることが好ましい。他の構成として、別途、コンデンサを形成する構成も例示される。つまり、コンデンサ電極レイヤーとゲート絶縁膜およびゲートメタルから蓄積容量を形成する構成である。M3トランジスタ11cのリークによる輝度低下を防止する観点、表示動作を安定化させるための観点からはこのように別途コンデンサを構成するほうが好ましい。

【0101】コンデンサ19の容量は、基本的には1画素サイズに比例して決定する。画素サイズ0.01平方mmあたり0.2pF以上1.0pFの範囲とすることが好ましい。さらに好ましくは、画素サイズ0.01平方mmあたり0.3pF以上0.8pFの範囲とするこ

とが好ましい。コンデンサ19の容量が小さいと1フレーム期間に一定電圧を保持できず、画像がフリッカとなる。容量が大きすぎると画素の開口率と著しく低下させる。

【0102】なお、コンデンサ19は隣接する画素間の非表示領域におおむね形成することがこのましい。一般的に、フルカラー有機ELを作成する場合、有機EL層をメタルマスクによるマスク蒸着で形成するためマスク位置ずれによるEL層の形成位置が発生する。位置ずれが発生すると各色の有機EL層が重なる危険性がある。そのため、各色の隣接する画素間の非表示領域は10μ以上離れなければならない。この部分は発光に寄与しない部分となる。したがって、蓄積容量19をこの領域に形成することは開口率向上のために有効な手段となる。

【0103】次に、第1のゲート信号線17aを非アクティブ(OFF電圧を印加)、第2のゲート信号線17bをアクティブとして、電流の流れる経路を前記第1のトランジスタ11a並びにEL素子15に接続された第4のトランジスタ11dならびに前記EL素子15を含む経路に切り替えて、記憶した電流を前記EL素子15に流すように動作する。

【0104】この回路は1画素内に4つのトランジスタ11を有しており、第1のトランジスタM1のゲートは第2のトランジスタM2のソースに接続されており、第2のトランジスタおよび第3のトランジスタM2のゲートは第1のゲート信号線17aに、M2のドレインはM3のソースならびに第4のトランジスタM4のソースに接続されM3のドレインはソース信号線18に接続されている。トランジスタM4のゲートは第2のゲート信号線17bに接続され、トランジスタM4のドレインはEL15のアノード電極に接続されている。

【0105】なお、図1ではすべてのTFTはPチャンネルで構成している。Pチャンネルは多少NチャンネルのTFTに比較してモビリティが低い、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、本発明はEL素子構成をPチャンネルで構成することのみに限定するものではない。Nチャンネルのみで構成してもよく、また、NチャンネルとPチャンネルの両方を用いて構成してもよい。

【0106】また、第3および第4のトランジスタは同一の極性で構成し、かつNチャンネルで構成し、第1および第2のトランジスタはPチャンネルで構成することが好ましい。一般的にPチャンネルトランジスタはNチャンネルトランジスタに比較して、信頼性が高い、キंक電流が少ないなどの特長があり、電流を制御することによって目的とする発光強度をえるEL素子に対しては、第1のトランジスタ11aをPチャンネルにする効果大きい。

【0107】以下、本発明のEL素子構成について図13を用いて説明する。本発明のEL素子構成は2つのタ

イミングにより制御される。第1のタイミングは必要な電流値を記憶させるタイミングである。このタイミングでTFT11bならびにTFT11cがONすることにより、等価回路として図13(a)となる。ここで、信号線より所定の電流I1が書き込まれる。これによりTFT11aはゲートとドレインが接続された状態となり、このTFT11aとTFT11cを通じて電流I1が流れる。従って、TFT11aのゲートソースの電圧はI1が流れるような電圧V1となる。

【0108】第2のタイミングはTFT11aとTFT11cが閉じ、TFT11dが開くタイミングであり、そのときの等価回路は図13(b)となる。TFT11aのソースゲート間の電圧V1は保持されたままとなる。この場合、M1のトランジスタ11aは常に飽和領域で動作するため、I1の電流は一定となる。

【0109】なお、トランジスタ11aのゲートとトランジスタ11cのゲートは同一のゲート信号線11aに接続している。しかし、トランジスタ11aのゲートとトランジスタ11cのゲートとを異なるゲート信号線11に接続してもよい(SA1とSA2とを個別に制御できるようにする)。つまり、1画素のゲート信号線は3本となる(図1の構成は2本である)。トランジスタ11aのゲートのON/OFFタイミングとトランジスタ11cのゲートのON/OFFタイミングを個別に制御することにより、トランジスタ11のばらつきによるEL素子15の電流値バラツキをさらに低減することができる。

【0110】第1のゲート信号線17aと第2のゲート信号線17bとを共通にし、第3および第4のトランジスタが異なった導電型(NチャンネルとPチャンネル)とすると、駆動回路の簡略化、ならびに画素の開口率を向上させることが出来る。

【0111】このように構成すれば本発明の動作タイミングとしては信号線からの書きこみ経路がオフになる。すなわち所定の電流が記憶される際に、電流の流れる経路に分岐があると正確な電流値がM1のソースゲート間容量(コンデンサ)に記憶されない。TFTM3とTFTM4を異なった導電形にすることにより、お互いの閾値を制御することによって走査線の切り替わりのタイミングで必ずM3がオフしたのちにM4がオンすることが可能になる。

【0112】ただし、この場合お互いの閾値を正確にコントロールする必要があるのでプロセスの注意が必要である。なお、以上述べた回路は最低4つのトランジスタで実現可能であるが、より正確なタイミングのコントロールあるいは後述するように、ミラー効果低減のためにトランジスタ11e(M5)を図1(b)に示すようにカスケード接続してトランジスタの総数が4以上になっても動作原理は同じである。このようにトランジスタ11eを加えた構成とすることにより、トランジスタM3

を介してプログラムした電流がより精度よくEL素子15に流すことができるようになる。

【0113】図1の構成において、第1のトランジスタ11aの飽和領域における電流値I_{ds}が下式の条件を満足させることがさらに好ましい。なお、下式においてλの値は、隣接する画素間において0.06以下0.01以上の条件を満足させる。

【0114】

$$I_{ds} = k * (V_{gs} - V_{th})^2 * (1 + V_{ds} * \lambda)$$

本発明では、トランジスタ11aの動作範囲を飽和領域に限定するが、一般的に飽和領域におけるトランジスタ特性は、理想的な特性より外れ、ソースドレイン間電圧の影響を受ける。この効果をミラー効果という。

【0115】隣接する画素におけるそれぞれのトランジスタ11aにΔV_tなる閾値のシフトが発生した場合を考える。この場合記憶される電流値は同じである。閾値のシフトをΔLとすれば、約ΔV×λがトランジスタ11aの閾値が変動することによる、EL素子15の電流値のずれに相当する。したがって、電流のずれをx

(%)以下に抑えるためには、閾値のシフトの許容量を隣接する画素間でy(V)を許容するとして、λは0.01×x/y以下でなければならないことが判る。

【0116】この許容値はアプリケーションの輝度により変化する。輝度が100cd/m²から1000cd/m²までの輝度領域においては、変動量が2%以上あれば人間は変動した境界線を認識する。したがって、輝度(電流量)の変動量が2%以内であることが必要である。輝度が100cd/cm²より高い場合は隣接する画素の輝度変化量は2%以上となる。本発明のEL表示素子を携帯端末用ディスプレイとして用いる場合、その要求輝度は100cd/m²程度である。実際に図1の画素構成を試作し、閾値の変動を測定すると、隣接する画素のトランジスタ11aにおいては閾値の変動の最大値は0.3Vであることが判った。

【0117】したがって、輝度の変動を2%以内に抑えるためにはλは0.06以下でなければならない。しかし、0.01以下にする必要はない。人間が変化を認識することができないからである。また、この閾値のバラツキを達成するためにはトランジスタサイズを十分大きくする必要があり、非現実的である。

【0118】また、第1のトランジスタ11aの飽和領域における電流値I_{ds}が下式を満足するように構成することが好ましい。なお、λの変動が隣接する画素間において5%以下1%以上とする。

【0119】

$$I_{ds} = k * (V_{gs} - V_{th})^2 * (1 + V_{ds} * \lambda)$$

隣接する画素間において、たとえ閾値の変動が存在しない場合でも上記式のλに変動があれば、ELを流れる電流値が変動する。変動を±2%以内に抑えるためには、

λの変動を±5%に抑えなければならない。しかし、し

かし、1%以下にする必要はない。人間が変化を認識することができないからである。また、1%以下を達成するためにはトランジスタサイズを相当に大きくする必要があり、非現実的である。

【0120】また、実験、アレイ試作および検討によれば第1のトランジスタ11aのチャンネル長が10μm以上200μm以下とすることが好ましい。さらに好ましくは、第1のトランジスタ11aのチャンネル長が15μm以上150μm以下とすることが好ましい。これは、チャンネル長Lを長くした場合、チャンネルに含まれる粒界が増えることによって電界が緩和されキック効果が低く抑えられるためであると考えられる。

【0121】また、画素を構成するトランジスタ11が、レーザ再結晶化方法（レーザアニール）により形成されたポリシリコンTFEで形成され、すべてのトランジスタにおけるチャンネルの方向がレーザの照射方向に対して同一の方向であることが好ましい。

【0122】本特許の発明の目的は、トランジスタ特性のばらつきが表示に影響を与えない回路構成を提案するものであり、そのために4トランジスタ以上が必要である。これらのトランジスタ特性により、回路定数を決定する場合、4つのトランジスタの特性がそろわなければ、適切な回路定数を求めることが困難である。レーザ照射の長軸方向に対して、チャンネル方向が水平の場合と垂直の場合では、トランジスタ特性の閾値と移動度が異なって形成される。

【0123】なお、どちらの場合もばらつきの程度は同じである。水平方向と、垂直方向では移動度、閾値のあたりの平均値が異なる。したがって、画素を構成するすべてのトランジスタのチャンネル方向は同一であるほうが望ましい。

【0124】また、蓄積容量19の容量値をCs、第2のトランジスタ11bのオフ電流値をIoffとした場合、次式を満足させることが好ましい。

$$【0125】3 < Cs / I_{off} < 24$$

さらに好ましくは、次式を満足させることが好ましい。

$$【0126】6 < Cs / I_{off} < 18$$

トランジスタ11bのオフ電流を5pA以下とすることにより、ELを流れる電流値の変化を2%以下に抑えることが可能である。これはリーク電流が増加すると、電圧非書き込み状態においてゲート・ソース間（コンデンサの両端）に貯えられた電荷を1フィールド間保持できないためである。したがって、コンデンサ19の蓄積容量が大きければオフ電流の許容量も大きくなる。前記式を満たすことによって隣接画素間の電流値の変動を2%以下に抑えることができる。

【0127】また、アクティブマトリックスを構成するトランジスタがp-chポリシリコン薄膜トランジスタに構成され、トランジスタ11bがデュアルゲート以上*

*であるマルチゲート構造とすることが好ましい。トランジスタ11bは、トランジスタ11aのソース・ドレイン間のスイッチとして作用するため、できるだけON/OFF比の高い特性が要求される。トランジスタ11bのゲートの構造をデュアルゲート構造以上のマルチゲート構造とすることによりON/OFF比の高い特性を実現できる。

【0128】また、アクティブマトリックスを構成するトランジスタがポリシリコン薄膜トランジスタで構成されており、各トランジスタの（チャンネル幅W）*（チャンネル長L）を54μm²以下とすることが好ましい。（チャンネル幅W）*（チャンネル長L）とトランジスタ特性のバラツキとは相関がある。

【0129】トランジスタ特性におけるばらつきの原因は、レーザの照射によるエネルギーのばらつきなどに起因するものが大きく、したがってこれを吸収するためには、できるだけレーザの照射ピッチ（一般的には10数μm）をチャンネル内により多く含む構造が望ましい。各トランジスタの（チャンネル幅W）*（チャンネル長L）を54μm²以下とすることによりレーザ照射に起因するばらつきがなく、特性のそろった薄膜トランジスタを得ることができる。

【0130】なお、あまりにもトランジスタサイズが小さくなると面積による特性ばらつきが発生する。したがって、各トランジスタの（チャンネル幅W）*（チャンネル長L）は9μm²以上となるようにする。なお、さらに好ましくは、各トランジスタの（チャンネル幅W）*（チャンネル長L）は16μm²以上45μm²以下となるようにすることが好ましい。

【0131】また、隣接する単位画素での第1のトランジスタ11aの移動度変動が20%以下であるようにすることが好ましい。移動度が不足することによりスイッチングトランジスタの充電能力が劣化し、時間内に必要な電流値を流すまでに、M1のゲート・ソース間の容量を充電できない。従って移動のばらつきを20%以内に抑えることにより画素間の輝度のばらつきを認知限以下にすることができる。

【0132】以上の説明は、画素構成が図1の構成として説明したが、以上の事項は図20、図21に図示する構成にも適用することができる。以下、図20などの画素構成について、構成、動作などの説明をする。

【0133】EL素子15に流す電流を設定する時、TFE11aに流す信号電流をIw、その結果TFE11aに生ずるゲート・ソース間電圧をVgsとする。書き込み時はTFE11dによってTFE11aのゲート・ドレイン間が短絡されているので、TFE11aは飽和領域で動作する。よって、Iwは、以下の式で与えられる。

【0134】

$$Iw = \mu_1 \cdot Cox_1 \cdot W_1 / L_1 / 2 (Vgs - Vth_1)^2 \dots (1)$$

ここで、 C_{ox} は単位面積当たりのゲート容量であり、 $C_{ox} = \epsilon_0 \cdot \epsilon_r / d$ で与えられる。 V_{th} はTFTの閾値、 μ はキャリアの移動度、 W はチャンネル幅、 L はチャンネル長、 ϵ_0 は真空の移動度、 ϵ_r はゲート絶縁膜の比誘電率を示し、 d はゲート絶縁膜の厚みである。

【0135】EL素子15に流れる電流を I_{dd} とする*

$$I_{drv} = \mu^2 \cdot C_{ox}^2 \cdot W^2 / L^2 \cdot (V_{gs} - V_{th})^2 \quad \dots (2)$$

絶縁ゲート電界効果型の薄膜トランジスタ(TFT)が飽和領域で動作するための条件は、 V_{ds} をドレイン・ソース間電圧として、一般に以下の式で与えられる。

【0137】

$$|V_{ds}| > |V_{gs} - V_{th}| \quad \dots (3)$$

ここで、TFT11aとTFT11bは、小さな画素内※

$$I_{drv} / I_w = (W^2 / L^2) / (W_1 / L_1) \quad \dots (4)$$

ここで注意すべき点は、(1)式及び(2)式において、 μ 、 C_{ox} 、 V_{th} の値自体は、画素毎、製品毎、あるいは製造ロット毎にばらつくのが普通であるが、(4)式はこれらのパラメータを含まないので、 I_{drv} / I_w の値はこれらのばらつきに依存しないということである。

【0139】仮に $W_1 = W_2$ 、 $L_1 = L_2$ と設計すれば、 $I_{drv} / I_w = 1$ 、すなわち I_w と I_{drv} が同一の値となる。すなわちTFTの特性ばらつきによらず、EL素子15に流れる駆動電流 I_{dd} は、正確に信号電流 I_w と同一になるので、結果としてEL素子15の発光輝度を正確に制御できる。

【0140】以上の様に、変換用TFT11aの V_{th1} と駆動用TFT11bの V_{th2} は基本的に同一であるが、両TFTお互いの共通電位にあるゲートに対してカットオフレベルの信号電圧が印加されると、TFT11a及びTFT11b共に非導通状態になるはずである。ところが、実際には画素内でもパラメータのばらつきなどの要因により、 V_{th1} よりも V_{th2} が低くなってしまうことがある。この時には、駆動用TFT11bにサブスレッショルドレベルのリーク電流が流れる為、EL素子15は微発光を呈する。この微発光により画面のコントラストが低下し表示特性が損なわれる。

【0141】本発明では特に、駆動用TFT11bの閾電圧 V_{th2} が画素内で対応する変換用TFT11aの閾電圧 V_{th1} より低くならない様に設定している。例えば、TFT11bのゲート長 L_2 をTFT11aのゲート長 L_1 よりも長くして、これらの薄膜トランジスタのプロセスパラメータが変動しても、 V_{th2} が V_{th1} よりも低くならない様にする。これにより、微少な電流リークを抑制することが可能である。以上の事項は図1のTFT11aとTFT11dの関係にも適用される。

【0142】図21に示すように、信号電流が流れる変

※と、 I_{dd} は、EL素子15と直列に接続されるTFT11bによって電流レベルが制御される。本発明では、そのゲート・ソース間電圧が(1)式の V_{gs} に一致するので、TFT11bが飽和領域で動作すると仮定すれば、以下の式が成り立つ。

【0136】

10※部に近接して形成されるため、大略 $\mu_1 = \mu_2$ 及び $C_{ox1} = C_{ox2}$ であり、特に工夫を凝らさない限り、 $V_{th1} = V_{th2}$ と考えられる。すると、このとき

(1)式及び(2)式から容易に以下の式が導かれる。

【0138】

換用トランジスタTFT11a、EL素子15等からなる発光素子に流れる駆動電流を制御する駆動用トランジスタTFT11bの他、第1の走査線scanA(SA)の制御によって画素回路とデータ線dataとを接続もしくは遮断する取込用トランジスタTFT11c、第2の走査線scanB(SB)の制御によって書き込み期間中にTFT11aのゲート・ドレインを短絡するスイッチ用トランジスタTFT11d、TFT11aのゲート・ソース間電圧を、書き込み終了後も保持するための容量C19および発光素子としてのEL素子15などから構成される。したがって、ゲート信号線は各画素2本であることから、以前に説明した図1、図2、図3などで説明した本発明の明細書全体の構成、機能、動作などが適用することができる。

【0143】図21でTFT11cはNチャンネルMOS(NMOS)、その他のトランジスタはPチャンネルMOS(PMOS)で構成しているが、これは一例であって、必ずしもこの通りである必要はない。容量Cは、その一方の端子をTFT11aのゲートに接続され、他方の端子は V_{dd} (電源電位)に接続されているが、 V_{dd} に限らず任意の一定電位でも良い。EL素子15のカソード(陰極)は接地電位に接続されている。したがって、以上の事項は図1などにも適用されることは言うまでもない。

【0144】図21の構成は、走査線scanA及びscanBを順次選択する走査線駆動回路と、輝度情報に応じた電流レベルを有する信号電流 I_w を生成して逐次データ線dataに供給する電流源CSを含むデータ線駆動回路と、各走査線scanA、scanB及び各データ線dataの交差部に配されていると共に、駆動電流の供給を受けて発光する電流駆動型のEL素子15を含む複数の画素とを備えている。

【0145】特徴事項として、図21に示した画素構成は、当該走査線scanAが選択された時当該データ線

dataから信号電流Iwを取り込む受入部と、取り込んだ信号電流Iwの電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光素子OLEDに流す駆動部とからなる。具体的には、前記受入部は取込用トランジスタTFT11cからなる。

【0146】前記変換部は、ゲート、ソース、ドレイン及びチャネルを備えた変換用薄膜トランジスタTFT11aと、そのゲートに接続した容量Cとを含んでいる。変換用薄膜トランジスタTFT11a、受入部によって取り込まれた信号電流Iwをチャネルに流して変換された電圧レベルをゲートに発生させ、容量C19に生じた電圧レベルを保持する。

【0147】更に前記変換部は、変換用薄膜トランジスタTFT11aドレインとゲートとの間に挿入されたスイッチ用薄膜トランジスタTFT11dを含んでいる。スイッチング用薄膜トランジスタTFT11dは、信号電流Iwの電流レベルを電圧レベルに変換する時に導通し、変換用薄膜トランジスタTFT11aのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをTFT11aのゲートに生ぜしめる。又、スイッチ用薄膜トランジスタTFT11dは、電圧レベルを容量Cに保持する時に遮断され、変換用薄膜トランジスタTFT11aのゲート及びこれに接続した容量C19をTFT11aのドレインから切り離す。

【0148】また、前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用薄膜トランジスタTFT11bを含んでいる。駆動用薄膜トランジスタTFT11bは、容量C19に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流をチャネルを介してEL素子15に流す。変換用薄膜トランジスタTFT11aのゲートと駆動用薄膜トランジスタTFT11bのゲートとが直接に接続されてカレントミラー回路を構成し、信号電流Iwの電流レベルと駆動電流の電流レベルとが比例関係となる様にしている。

【0149】駆動用薄膜トランジスタTFT11bは飽和領域で動作し、そのゲートに印加された電圧レベルと閾電圧との差に応じた駆動電流をEL素子15に流す。

【0150】駆動用薄膜トランジスタTFT11bは、その閾電圧が画素内で対応する変換用薄膜トランジスタTFT11aの閾電圧より低くならない様に設定されている。具体的には、TFT11bは、そのゲート長がTFT11aのゲート長より短くならない様に設定されている。あるいは、TFT11bは、そのゲート絶縁膜が画素内で対応するTFT11aのゲート絶縁膜より薄くならないように設定しても良い。

【0151】あるいは、TFT11bは、そのチャネルに注入される不純物濃度を調整して、閾電圧が画素内で対応するTFT11aの閾電圧より低くならない様に設定してもよい。仮に、TFT11aとTFT11bの閾

電圧が同一となる様に設定した場合、共通接続された両薄膜トランジスタのゲートにカットオフレベルの信号電圧が印加されると、TFT11a及びTFT11bは両方共オフ状態になるはずである。ところが、実際には画素内にも僅かながらプロセスパラメータのばらつきがあり、TFT11aの閾電圧よりTFT11bの閾電圧が低くなる場合がある。

【0152】この時には、カットオフレベル以下の信号電圧でもサブスレッショルドレベルの微弱電流が駆動用TFT11bに流れる為、EL素子15は微発光し画面のコントラスト低下が現れる。そこで、TFT11bのゲート長をTFT11aのゲート長よりも長くしている。これにより、薄膜トランジスタのプロセスパラメータが画素内で変動しても、TFT11bの閾電圧がTFT11aの閾電圧よりも低くならない様にする。

【0153】ゲート長Lが比較的短い短チャネル効果領域Aでは、ゲート長Lの増加に伴いVthが上昇する。一方、ゲート長Lが比較的大きな抑制領域Bではゲート長Lに関わらずVthはほぼ一定である。この特性を利用して、TFT11bのゲート長をTFT11aのゲート長よりも長くしている。例えば、TFT11aのゲート長が7μmの場合、TFT11bのゲート長を10μm程度にする。

【0154】TFT11aのゲート長が短チャネル効果領域Aに属する一方、TFT11bのゲート長が抑制領域Bに属する様にしても良い。これにより、TFT11bにおける短チャネル効果を抑制することができるとともに、プロセスパラメータの変動による閾電圧低減を抑制可能である。

【0155】以上により、TFT11bに流れるサブスレッショルドレベルのリーク電流を抑制してEL素子15の微発光を抑え、コントラスト改善に寄与可能である。

【0156】図21に示した画素回路の駆動方法を簡潔に説明する。先ず、書き込み時には第1の走査線scanA、第2の走査線scanBを選択状態とする。両走査線が選択された状態でデータ線dataに電流源CSを接続することにより、TFT11aに輝度情報に応じた信号電流Iwが流れる。電流源CSは輝度情報に応じて制御される可変電流源である。このとき、TFT11aのゲート・ドレイン間はTFT11dによって電気的に短絡されているので(3)式が成立し、TFT11aは飽和領域で動作する。従って、そのゲート・ソース間には(1)式で与えられる電圧Vgsが生ずる。

【0157】次に、scanA、scanBを非選択状態とする。詳しくは、まずscanBを低レベルとしてTFT11dをoff状態とする。これによってVgsが容量C19によって保持される。次にscanAを高レベルにしてoff状態とすることにより、画素回路とデータ線dataとが電気的に遮断されるので、その後

はデータ線 $data$ を介して別の画素への書き込みを行うことができる。ここで、電流源 CS が信号電流の電流レベルとして出力するデータは、 $scanB$ が非選択となる時点では有効である必要があるが、その後は任意のレベル（例えば次の画素の書き込みデータ）とされて良い。

【0158】 $TFT11b$ は $TFT11a$ とゲート及びソースが共通接続されており、かつ共に小さな画素内部に近接して形成されているので、 $TFT11b$ が飽和領域で動作していれば、 $TFT11b$ を流れる電流は

(2) 式で与えられ、これがすなわち EL 素子 15 に流れる駆動電流 I_{dd} となる。 $TFT11b$ を飽和領域で動作させるには、 EL 素子 15 での電圧降下を考慮してもなお (3) 式が成立するよう、十分な電源電位を V_d に与えれば良い。

【0159】図21および図22において、カレントミラーをこうせいする $TFT(11a, 11b)$ のカレントミラー比は3以上15以下にするとよい。特に5以上10以下とすることがよい。ここで、たとえば、カレントミラー比5とは $TFT11a$ のソースドレインに流れる電流が $5\mu A$ とすると、 $TFT11b$ のソースドレインに流れる電流を $1\mu A$ に設計することを言う。カレントミラー比は $TFT11a$ と $11b$ のトランジスタサイズにより自由に設計できる。

【0160】以上の容易カレントミラー比を1以上にするのは、ソース信号線18の寄生容量の影響を小さくするためである。図1、図21などのように電流駆動を行う場合、黒表示ではソース信号線18に流れる電流が小さくなる。そのため、ソース信号線18に寄生容量（ソースゲート信号線クロス容量など）が大きいと、この寄生容量の充放電に時間を必要とし、画素のコンデンサ19に規定の電圧を1H（1水平走査期間）期間に書き込めなくなるからである。

【0161】この課題を解決するためには、ソース信号線に流れる電流を大きくするとよい。したがって、カレントミラー比を1以上とすることにより寄生容量も十分に充放電できるようになる。しかし、カレントミラー比をあまりに大きくすると、ソースドライバIC14の消費電力が大きくなってしまう。

【0162】カレントミラー比を K としたとき、ソースドライバIC（回路）14の出力段からみた1本のソース信号線の容量を $A_p F$ とし、書き込み最大電流を $I\mu A$ とした時、 K は、 $C/(I \cdot 10)$ 以上 C/I 以下の範囲にすることが好ましい。

【0163】また、図1の構成では、ソースドライバIC（回路）14の出力段からみた1本のソース信号線の容量を $A_p F$ とし、書き込み最大電流を $I\mu A$ とし、1水平走査時間（1H）を $T\mu sec$ とした時、 T は、 $(4 \cdot C)/I$ 以上 $(20 \cdot C)/I$ 以下の範囲にすることが好ましい。

【0164】なお、図1(b)などと同様に、インビダダンスを増大させるためなどを目的として、図22に図示するように、 $TFT11e, 11f$ を付加しても良いことはいうまでもない。このように $TFT11e, 11f$ を付加することによりより良好な電流駆動を実現できる。他の事項は図1で説明しているで省略する。

【0165】このようにして作製した図1、図21などで説明した EL 表示素子に直流電圧を印加し、 $10mA/cm^2$ の一定電流密度で連続駆動させた。 EL 構造体は、7.0V、 $200cd/cm^2$ の緑色（発光極大波長 $\lambda_{max} = 475nm$ ）の発光が確認できた。

【0166】青色発光部は、輝度 $100cd/cm^2$ で、色座標が $x = 0.15, y = 0.17$ 、緑色発光部は、輝度 $250cd/cm^2$ で、色座標が $x = 0.34, y = 0.63$ 、赤色発光部は、輝度 $150cd/cm^2$ で、色座標が $x = 0.65, y = 0.34$ の発光色が得られた。

【0167】以下、図1、図21などで説明した構成について、その検査方法および検査装置について順次説明をする。

【0168】まず、表示パネルを構成するアレイ基板（スイッチング素子が形成された基板）49は図23に図示するように、1枚の基板231（たとえば、ガラス基板）に多数個が同時に形成（作製）される。各アレイ基板49は画素などを構成するスイッチング素子あるいはゲートドライバ回路12などを静電気から防止するためにシートリング232が形成されている。

【0169】ショートリング232はゲート信号線17およびソース信号線18共通に電氣的短絡するものである。構成材料としては、クロム（Cr）、アルミニウム（Al）などの金属薄膜からなる。

【0170】図23では、各アレイ基板49のショートリングは独立しているように図示しているがこれに限定するものではなく、複数のショートリングが短絡状態に形成してもよい。また、ショートリングはすべての辺を短絡状態にする必要はなく、2辺だけであってもよい。また、各辺のショートリングと他辺のショートリング間はダイオードを用いて接続状態としてもよい。このような構成も電氣的短絡状態である。

【0171】図24は1枚のアレイ基板49の構成図である。なお、各画素16は図1、図21あるいは図22に図示した構成を例示しているがこれに限定するものではなく、たとえば、図38の構成でもよい。

【0172】ショートリング232bはゲート信号線17を電氣短絡状態にしている。また、ショートリング232aはソース信号線18を電氣短絡状態にしている。ショートリング232aとショートリング232bとは切断部241で接続されている。この切断部241とは、クロム（Cr）の単層膜、あるいはモリブデンなどの単層膜で形成され、レーザ光の照射などにより、容易にショートリング232aと232bとを電氣的に切断

状態にできるように構成されている。また、容易に切断とは、切断箇所の幅を他の部分より狭めた構成でもよいことは言うまでもない。

【0173】その他、切断部に画素のスイッチング素子の形成と同時にダイオードを形成し、電圧の印加方向に対応して電氣的断線状態にする構成であってもよい。その他、切断部に比較的高抵抗の抵抗体を形成し、たとえば、ショートリング232bに印加した電圧が抵抗体の電圧降下によりショートリング232aに伝達されないように構成してもよい。

【0174】なお、242はソースドライバIC14の端子電極と接続するための端子電極である。端子電極242とソースドライバIC14の端子とはCOG（チップオンガラス）技術で接続される。端子電極242はショートリング232aをカットすることにより、個々に分離される。

【0175】アレイ基板49または表示パネルとしてから検査するためには、まず、切断部241が切断される。端子62にはV_{dd}電圧（アノード電圧）が印加される。端子61にはV_{s1}電圧（カソード電圧）が印加される。

【0176】図25は検査装置および検査方法の説明図である。ショートリング232bにはスイッチング素子11bなどをオンする電圧（以下、オン電圧と呼ぶ）が印加される。253は信号源である。信号源253bはオン電圧またはスイッチング素子をオフにするオフ電圧を出力する。具体的には図1の場合、オン電圧は12（V）、オフ電圧は-2（V）である。前記オン電圧はプローブ251bによりショートリング232bに印加される。したがって、すべてのゲート信号線17にはオン電圧が印加される。

【0177】一方、信号源253cはV_{dd}電圧を発生し、プローブ251cを介して端子62に印加される。具体的にはV_{dd}電圧は12（V）である。また、信号源253aはV_{s1}電圧を発生し、プローブ251aを介して端子61に印加される。具体的には、V_{s1}電圧は0（V）である。なお、EL素子の点灯状態は、図25に示すように観察者252が直接に目により光学的に観察するほか、CCDカメラで観察あるいは測定したり、スキャナで走査することにより観察あるいは測定もしくは検出したり、ホトセンサで検出、観察したりのいずれでもよい。

【0178】一方、ショートリング232aはオープン状態にする。つまり、開放状態である。開放状態とは高抵抗でもよいし、リレーなどのメカニカルなスイッチにより開放でもよいし、ホトダイオード、ホトトランジスタなどによる電氣的な開放状態でもよい。

【0179】なお、明細書ではすべてのゲート信号線17に同一の電圧を印加し、すべてのソース信号線をオープン状態にするとして説明するが、これは説明を容易に

するためである。したがって、検査にあたっては、必要な部位のみの信号線を制御すればよいことは言うまでもない。

【0180】図1の構成において、ゲート信号線17a、17bにオン電圧を印加すると、TFT11b、11c、11dがオン状態をなる。したがって、画素の等価回路は図26のごとくなる。ソース信号線18はオープン状態のため、電流I_sは流れず、駆動TFT11aを流れる電流IはすべてEL素子15に流れる電流I_dとなる。

【0181】図25の状態では、すべてのゲート信号線17にオン電圧が印加されているため、すべての画素は図26の状態となる。したがって、表示パネルに表示されている画素はすべて点灯状態となる。もし、非点灯状態の画素があればTFTが壊れているか、能力が低いことになる。

【0182】以上のように電圧などを印加することにより表示領域の画素は点灯状態にすることができ、検査を行うことができる。また、V_{dd}電圧を変化させることにより、EL素子15の特性などを直接光学的に観察することができる。また、TFT11aの能力も観察することが容易である。

【0183】なお、図1においてTFT11bのゲート端子とTFT11cのゲート端子とを個別に制御できるように構成すれば、図26の状態において、TFT11bをオンさせ、同時にTFT11cをオフに維持することができる。したがって、ソース信号線18に電圧あるいは電流などが印加されていても良好な検査を行うことができる。

【0184】図27に示すようにゲート信号線に印加する電圧を変化させることにより、EL素子15および駆動TFT11aの特性などを的確に性能判断することができる。図27（a）はアノード電圧を示す。図27（b）がようにゲート信号線17a、17bに電圧を印加すれば図26の状態となる。ゲート信号線17に対し、図27（c）のように印加すればコンデンサ19は充電と放電とを繰り返すことになる。

【0185】したがって、図28（d）のようにゲート信号線に印加する駆動波形の周期を変化させることにより、EL表示パネルの表示状態を変化させることができる。また、コンデンサ19に充電してからその後、図27（e）に示すようにゲート信号線17にオフ電圧を印加すれば、コンデンサ19の電荷は放電し、EL表示パネルの表示輝度はだんだんと低下する。この低下の状態を観察あるいは測定することにより表示パネルの保持率などを測定することができる。

【0186】図27（c）（d）（e）に示すようにゲート電圧波形を変化させれば作製されたEL素子の能力あるいは欠陥などを短期間で検出あるいは検査することができる。また、V_{dd}電圧あるいはV_{s1}電圧を変化

させてもELパネルの表示能力あるいは欠陥状態などを測定あるいは検査できることは言うまでもない。

【0187】図28は低温ポリシリコン技術あるいは高温ポリシリコン技術などでアレイ基板49にゲートドライバ回路12を直接形成した構成である。図24との差異は、切断部241がない点である。図2でも説明したようにゲートドライバ12はシフトレジスタ回路あるいはイネーブル回路を動作させることのより、ゲート信号線17a、17bの任意の端子にオン電圧またはオフ電圧を印加することができる。

【0188】なお、低温ポリシリコン技術あるいは高温ポリシリコン技術などでアレイ基板49にソースドライバ回路14を直接形成してもよいことは言うまでもない。

【0189】したがって、図28の構成において、ゲートドライバ回路12を制御することにより図26、図27で説明した検査方法を容易に実施することができる。また、ショートリング232bへのブローピングは必要でなくなる。他の構成あるいは方法は図25、図26、図27などで説明しているので説明を省略する。

【0190】図29はゲート信号線17aをショートリング232aでショートし、ゲート信号線17bはショートリング232cでショートした構成である。アレイ基板49あるいはEL表示装置を検査する時は、図24と同様に切断箇所241a、241bを切断する。

【0191】図29のゲート信号線17aとゲート信号線17bとを個別に制御できるようになる。したがって、図26の構成では、TFT11b、11c（ゲート信号線17aに接続されている）と、TFT11d（ゲート信号線17bに接続されている）とを独立して制御することができる。この検査方法は図30を用いて説明をする。

【0192】図29の構成ではソース信号線には電流あるいは電圧を印加する。印加手段としてはソースドライバ回路14を用いてもよいし、別途信号発生手段を用いてもよい。ここでは、説明を容易にするため、電圧を印加するとして説明をする。

【0193】まず、図30（a）に示すようにソース信号線18に電圧V1を印加する。この際、ゲート信号線17aにはオン電圧を印加し、図1に示すTFT11bおよびTFT11cをオンさせる。また、ゲート信号線17bにはオフ電圧を印加し、EL素子15に接続されたTFT11dをオフさせておく。すると、電圧V1がコンデンサ19に印加される。所定時間後、コンデンサ19に保持されている電圧V2を読み出す。この動作を実施することにより、コンデンサの保持能力およびTFT11b、TFT11cの欠陥の有無を検査することができる。

【0194】TFT11dの検査を行う場合には、図30（a）に示すようにコンデンサ19に電圧を保持させ

た後、ゲート信号線17aにはオフ電圧を印加し、図1に示すTFT11bおよびTFT11cをオフさせる。また、ゲート信号線17bにはオン電圧を印加し、EL素子15に接続されたTFT11dをオンさせる。すると、電流Iddのバスが発生し、EL素子15に電流が流れるため、EL素子15が点灯する。したがって、TFT11dの欠陥の有無、EL素子の能力あるいは欠陥の有無を検出することができる。

【0195】なお、以上に説明した事項は図1（b）の構成でも同様である。Vb端子にオン電圧を印加し、TFT11eをオンさせておけば、図1（a）の構成となるからである。

【0196】TFT11bを制御するゲート信号線と、TFT11cを制御するゲート信号線およびTFT11dを制御するゲート信号線とを個別に制御するように構成すれば、さらに良好な検査を行うことができる。この場合は、各画素のゲート信号線は3本となる。

【0197】図31はゲート信号線が3本の場合の検査方法の説明図である。当然のことながら、図30で説明した検査方法を実施できることは言うまでもない。

【0198】図29の構成ではソース信号線には電流あるいは電圧を印加する。印加手段としてはソースドライバ回路14を用いてもよいし、別途信号発生手段を用いてもよい。ここでは、説明を容易にするため、電圧を印加するとして説明をする。

【0199】まず、図31（a）に示すようにソース信号線18に電圧V1を印加する。この際、ゲート信号線17aにはオン電圧を印加することにより、図1に示すTFT11bおよびTFT11cをオンさせる。また、ゲート信号線17bにはオフ電圧を印加することにより、EL素子15に接続されたTFT11dをオフさせておく。

【0200】以上のようにTFT11を制御することにより、ソース信号線からEL素子15が切り離され、EL素子15の影響を受けずに検査を実施することができる。なお、電圧V1を印加するとしたが、これは、ソース信号線18に電流を印加すると考えてもよい。以上の事項は図30（a）でも同様である。

【0201】電圧V1がコンデンサ19に印加される。所定時間後、コンデンサ19に保持されている電圧V2（変化していることを想定）を読み出す。この動作を実施することにより、コンデンサの保持能力およびTFT11b、TFT11cの欠陥の有無を検査することができる。電圧V2を読み出すとしたが、具体的に電圧を測定することの他、電流の流れる方向、大きさを測定することも含まれる。また、単に、電圧があるかないかの有無を検出することも含まれる。以上の事項は図30（a）でも同様である。

【0202】TFT11cの検査を行う場合には、図31（b）に示すようにコンデンサ19に電圧を保持させ

た後、TFT11b、TFT11dにオフ電圧を印加し、TFT11cをオンさせる。すると、電流Iddのバスが発生させることができる。この場合、EL素子15は点灯せずに測定を行うことができる。この検査によりTFT11aの駆動能力を測定することができ、また、TFT11cの欠陥の有無も検査することができる。さらに流れる電流Idd（もしくは出力される電圧）をモニターすることにより、コンデンサ19の保持能力あるいは保持特性を検査することができる。

【0203】TFT11dの検査を行う場合には、図30(b)に示すようにコンデンサ19に電圧を保持させた後、TFT11bおよびTFT11cをオフさせる。また、ゲート信号線17bにはオン電圧を印加し、EL素子15に接続されたTFT11dをオンさせる。すると、電流Iddのバスが発生し、EL素子15に電流が流れるため、EL素子15が点灯する。したがって、TFT11dの欠陥の有無、EL素子の能力あるいは欠陥の有無を検出することができる。

【0204】EL素子15を検査するためには、図31(c)に示すように、TFT11cおよびTFT11dをオフさせる。ソース信号線18からEL素子15に直接電流を流せるバスができる。したがって、電流IddをEL素子に流すことができる。また、EL素子15のアノードの電圧を直接モニターできるようになる。

【0205】EL素子15に電流を流し、また、電流のオンオフを実施することによりEL素子15の特性を評価でき、TFT11cおよび11dの欠陥の有無、EL素子の能力あるいは欠陥の有無を検出することができる。

【0206】図32は低温ポリシリコン技術あるいは高温ポリシリコン技術などでアレイ基板49にゲートドライバ回路12およびソースドライバ回路14を直接形成した構成である。

【0207】したがって、図32の構成において図28と同様に、ゲートドライバ回路12を制御することにより図26、図27で説明した検査方法を容易に実施することができる。また、ショートリング232bへのブローピングは必要でなくなる。また、ソースドライバ回路14の制御により図30、図31で説明したように、ソース信号線18に任意の電圧を容易に印加することができるようになる。

【0208】ソースドライバ回路14は図33で図示しているように、シフトレジスタ22bとPチャンネルとNチャンネルのTFTが組となることにより構成されたトランスファゲート(TG)、インバータ回路23、アナログスイッチなどのスイッチ回路334などから構成される。インバータ回路23、TGの構成(段数、大きさ、能力など)については図2で説明した事項が適用されるので説明を省略する。

【0209】TG333に接続されるインバータ23の

段数はTG333のPチャンネルとNチャンネルとで1段異なるように構成されている。したがって、シフトレジスタ22bの出力により1つのTGはオンオフする。TG333のソース端子には映像信号線331により映像信号が印加される。図33では映像信号線は1本であるが、カラー表示を行う場合はR、G、Bの映像信号が形成され、また、TGあるいはシフトレジスタの能力(モビリティなど)が低い場合は、複数に分割されて駆動される。したがって、各映像信号線も複数本となる。

【0210】なお、図33で説明しているソースドライバ回路14は点順次駆動を想定して説明しているが、これに限定するものではなく、線順次駆動であってもよく、またR-DA方式などDA回路を用いたもの、あるいはサンプルホールド回路を用いたものなどのいずれでもよいことは言うまでもない。他の構成あるいは方法は図25、図26、図27などで説明しているので説明を省略する。

【0211】図33の特徴はソース信号線18との接続箇所スイッチ334を具備する点である。スイッチ334はTFTからなるアナログスイッチの他、メカニカルリレー、ホトリレーなど2つの接点間をオンオフさせるすべてのものを意味する。また、スイッチ制御線332によりすべてのスイッチ334を制御できるように図示したがこれに限定されるものではなく、各ソース信号線18に配置されたスイッチ334が個別に制御できるように構成してもよいことは言うまでもない。

【0212】また、スイッチはソースドライバ14内に形成したように図示したがこれに限定するものではなく、アレイ基板49に画素TFTを同時に形成してもよいことは言うまでもない。また、別途、IC化してアレイ基板に実装してもよい。

【0213】図33のように構成することにより、スイッチ334をオープンにすることによりソースドライバ回路14をアレイのソース信号線18から切り離すことができる。また、検査時には、任意のソース信号線18に任意(所定)の電圧または電流を印加することができる。したがって、アレイ基板49あるいはEL表示パネルの検査、評価を容易に実施することができる。

【0214】以上の事項は図1を中心として説明をしたが、本発明の検査装置および検査方法は図21、図22の構成であっても実施することができる。このことは図34を用いて説明をする。説明を容易にするため、アレイの構成状態は図29を例にあげて説明をする(もちろん、図24、図32などであってもよいことはいうまでもない)。

【0215】図29はゲート信号線17aをショートリング232aでショートし、ゲート信号線17bはショートリング232cでショートした構成である。アレイ基板49あるいはEL表示装置を検査する時は、図24と同様に切断箇所241a、241bを切断する。

【0216】図29のゲート信号線17aとゲート信号線17bとを個別に制御できるようになる。したがって、図26の構成では、TFT11b、11c（ゲート信号線17aに接続されている）と、TFT11d（ゲート信号線17bに接続されている）とを独立して制御することができる。

【0217】図29の構成ではソース信号線には電流あるいは電圧を印加する。印加手段としては図33で説明したソースドライバ回路14を用いてもよいし、別途信号発生手段を用いてもよい。ここでは、説明を容易にするため、電圧を印加するとして説明をする。

【0218】まず、図34（a）に示すように、ゲート信号線17a、17bにオン電圧を印加し、TFT11cおよびTFT11dをオンさせる。ソース信号線18に電圧V1（もしくは電流）を印加する。するとコンデンサ19に電圧V1が印加され、TFT11aがオンして電流が流れ、同時にカレントミラーの効果によりTFT11bにも電流が流れてEL素子15が点灯する。印加する電圧V1を変化させることにより、EL素子15の点灯状態を変化させることができる。

【0219】所定時間後、コンデンサ19に保持されている電圧V2を読み出す。この動作を実施することにより、コンデンサの保持能力およびTFT11c、TFT11dの欠陥の有無を検査することができる。

【0220】TFT11dの検査を行う場合には、図34（b）に示すようにコンデンサ19に電圧を保持させた後、ゲート信号線17a、17bにはオフ電圧を印加し、図21に示すTFT11cおよびTFT11dをオフさせる。すると、コンデンサ19に保持された電荷により、EL素子15に接続されたTFT11dがオンする。すると、電流Iddのバスが発生し、EL素子15に電流が流れるため、EL素子15が点灯する。したがって、TFT11bの欠陥の有無、EL素子の能力あるいは欠陥の有無を検出することができる。

【0221】なお、以上に説明した事項は図22の構成でも同様である。Vbb端子にオン電圧を印加し、TFT11eおよびTFT11fをオンさせておけば、図21の構成となるからである。他の検査方法、検査装置などに関する事項は図1を中心として説明した事項と同一あるいは同様であるので説明を省略する。

【0222】以上の実施例ではコンデンサ19の一端はVdd電圧に接地していたが、図35に図示するように構成してもよい。図35ではコンデンサ19の一端子をコンデンサ信号線351と接続している。コンデンサ信号線351はゲート信号線17と同一方向に引き出されており、ゲート信号線17と同期を取って、1信号線とともに印加する電圧値を制御できるように制御されている。一般的にPチャンネルのTFTはVddに対しゲート電圧Vgが-4（V）以下にならないと電流が流れない。この状態では、ソース信号線18に印加する電圧は

-4（V）を基底として駆動する必要がある。したがって、振幅が大きくなる。

【0223】この課題を解決するため、図36（a）に図示するように、TFT11b、11cとオンさせた状態の時、コンデンサ信号線351にはVdd電圧を印加しておく。ソース信号線18にはPチャンネルTFT11aがオンする電圧V0を基準として所定の電流が得られる電圧V3を印加する。

【0224】次にTFT11b、TFT11cをオフし、コンデンサ信号線351の電圧をV0電圧にする。するとPチャンネルのTFT11aのVg電圧はV0+V3となり、所望の電流をえることができる。

【0225】検査方法は、図36（a）に示すようにソース信号線18に電圧V1を印加する。この際、ゲート信号線17aにはオン電圧を印加し、図1に示すTFT11bおよびTFT11cをオンさせる。また、ゲート信号線17bにはオフ電圧を印加し、EL素子15に接続されたTFT11dをオフさせておく。すると、電圧V1がコンデンサ19に印加される。

【0226】所定時間後、コンデンサ19に保持されている電圧V2を読み出す。この動作を実施することにより、コンデンサの保持能力およびTFT11b、TFT11cの欠陥の有無を検査することができる。また、コンデンサ信号線351の電圧値を変化させることにより出力電圧V2を変化させることができ、コンデンサ19の能力を判定することができる。

【0227】TFT11dの検査を行う場合には、図36（a）に示すようにコンデンサ19に電圧を保持させた後、ゲート信号線17aにはオフ電圧を印加し、図1に示すTFT11bおよびTFT11cをオフさせる。また、ゲート信号線17bにはオン電圧を印加し、EL素子15に接続されたTFT11dをオンさせる。すると、電流Iddのバスが発生し、EL素子15に電流が流れるため、EL素子15が点灯する。したがって、TFT11dの欠陥の有無、EL素子の能力あるいは欠陥の有無を検出することができる。

【0228】TFT11cの検査を行う場合には、図36（b）に示すようにコンデンサ19に電圧を保持させた後、TFT11b、TFT11dにオフ電圧を印加し、TFT11cをオンさせる。すると、電流Iddのバスが発生させることができる。この場合、EL素子15は点灯せずに測定を行うことができる。この検査によりTFT11aの駆動能力を測定することができ、また、TFT11cの欠陥の有無も検査することができる。

【0229】さらに流れる電流Idd（もしくは出力される電圧）をモニターすることにより、コンデンサ19の保持能力あるいは保持特性を検査することができる。また、コンデンサ信号線351の電圧値を変化させることにより出力電流Iddを変化させることができ、TF

TFT11aの能力を判定することができる。

【0230】TFT11dの検査を行う場合には、図36(b)に示すようにコンデンサ19に電圧を保持させた後、TFT11bおよびTFT11cをオフさせる。また、ゲート信号線17bにはオン電圧を印加し、EL素子15に接続されたTFT11dをオンさせる。すると、電流1ddのバスが発生し、EL素子15に電流が流れるため、EL素子15が点灯する。したがって、TFT11dの欠陥の有無、EL素子の能力あるいは欠陥の有無を検出することができる。また、コンデンサ信号線351の電圧値を変化させることにより出力電圧V2を変化させることができ、コンデンサ19の能力などを判定することができる。

【0231】EL素子15を検査するためには、図36(c)に示すように、TFT11cおよびTFT11dをオフさせる。ソース信号線18からEL素子15に直接電流を流せるバスができる。したがって、電流1ddをEL素子に流すことができる。また、EL素子15のアノードの電圧を直接モニターできるようになる。

【0232】EL素子15に電流が流し、また、電流のオンオフを実施することによりEL素子15の特性を評価でき、TFT11cおよび11dの欠陥の有無、EL素子の能力あるいは欠陥の有無を検出することができる。また、コンデンサ信号線351の電圧値を変化させることにより出力電圧V2を変化させることができ、コンデンサ19の能力を判定することができる。

【0233】なお、図35において、コンデンサ信号線351はゲート信号線17と同一方向に引き出されており、ゲート信号線17と同期を取って、1信号線ごとに印加する電圧値を制御できるように制御されているとしたがこれに限定するものではない。コンデンサ信号線351は複数の画素行に共通にしてもよい。したがって複数の画素行のコンデンサ信号線351に同一に電圧を印加するように構成することによっても、前述の駆動あるいは検査などを実施することができる。

【0234】以上の実施例は図1の構成に関するものであったが、図21および図22に関しても同様である。動作は図36と同様であるので説明を省略する。また、図38に示すように画素が2つのTFTで構成される場合も同様である。この場合は図39のように構成すればよい。

【0235】なお、本発明の検査装置あるいは検査方法において、EL素子15を点灯させて検査するとしたが、これに限定するものではない。たとえば、図26において、EL素子15がなくともTFT11b、11cのオンオフを制御することにより、TFT11a、11b、11cの良否、コンデンサCの特性を検査などすることができる。つまり、アレイ状態であっても検査などを行うことができる。図30、図31、図35においても同様である。また、図34においても、EL素子15

がなくともTFT11d、11cのオンオフを制御することにより、TFT11a、11b、11cの良否、コンデンサCの特性を検査などすることができる。つまり、アレイ状態であっても十分な検査を行うことができる。図37においても同様である。したがって、まず、EL素子15(EL膜を蒸着する前)を形成する前にアレイ状態でTFTの検査を実施し、EL素子15を形成してパネル化状態で検査を再度実施することは有効である。

【0236】以下、図1、図21、図22などを用いた表示装置、表示モジュール、情報表示装置およびその駆動回路と駆動方法などについて説明をする。

【0237】フルカラー有機ELパネルでは、開口率の向上が重要な開発課題になる。開口率を高めると光の利用効率が上がり、高輝度化や長寿命化につながるためである。開口率を高めるためには、有機EL層からの光を遮るTFTの面積を小さくすればよい。

【0238】低温多結晶Si-TFTはアモルファスシリコンに比較して10-100倍の性能を持ち、電流の供給能力が高いため、TFTの大きさを非常に小さくできる。したがって、有機ELパネルでは、画素トランジスタ、周辺駆動回路を低温ポリシリコン技術で作製することが好ましい。もちろん、アモルファスシリコン技術で形成してもよいが画素開口率はかなり小さくなってしまふ。

【0239】ゲートドライバ12あるいはソースドライバ14などの駆動回路をガラス基板46上に形成することにより、電流駆動の有機ELパネルで特に問題になる抵抗を下げることができる。TCPの接続抵抗がなくなると、TCP接続の場合に比べて電極からの引き出し線が2-3mm短くなり配線抵抗が小さくなる。さらに、TCP接続のための工程がなくなる、材料コストが下がるという利点があるとする。

【0240】次に、本発明のEL表示パネルあるいはEL表示装置について説明をする。図2はEL表示装置の回路を中心とした説明図である。画素16がマトリクス状に配置または形成されている。各画素16には各画素の電流プログラムを行う電流を出力するソースドライバ14が接続されている。ソースドライバ14の出力段は映像信号のビット数に対応したカレントミラー回路が形成されている。

【0241】たとえば、64階調であれば、63個のカレントミラー回路が各ソース信号線ごとに形成され、これらのカレントミラー回路の個数を選択することにより所望の電流をソース信号線18に印加できるように構成されている。なお、カレントミラー回路の最小出力電流は2nA以上10nAにしている。また、ソース信号線18の電荷を強制的に放出または充電するブリッジあるいはディスチャージ回路を内蔵する。

【0242】有機EL素子は大きな温度依存性特性(温

特)があることが知られている。この温特による発光輝度変化を調整するため、カレントミラー回路に出力電流を変化させるサーミスタあるいはボジスタなどの非直線素子を付加し、温特による変化を前記サーミスタなどで調整することによりアナログ的に基準電流を作成する。

【0243】この場合は、選択するEL材料で一義的に決定されるから、マイコン652などのソフト制御する必要がない場合が多い。つまり、液晶材料により、一定のシフト量などに固定しておいてもよい。重要なのは発光色材料により温特が異なっている点であり、発光色ごとに最適な温特補償を行う必要画ある点である。

【0244】また、温特補償はマイコンでおこなってもよい。温度センサでEL表示パネルの温度を測定し、測定した温度によりマイコン(図示せず)などで変化させる。また、切換時に基準電流などをマイコン制御などにより自動的に切り替えてもよいし、また、特定のメニュー表示を表示できるように制御してもよい。また、マウスなどを用いて切り替えたり、EL表示装置の表示画面をタッチパネルにし、かつメニューを表示して特定箇所を押さえることにより切り替えできるように構成してもよい。

【0245】本発明ではソースドライバは半導体シリコンチップで形成し、ガラスオンチップ(COG)技術で基板46のソース信号線18の端子と接続されている。ソース信号線18などの信号線の配線はクロム、アルミニウム、銀などの金属配線が用いられる。細い配線幅で低抵抗の配線が得られるからである。配線は画素が反射型の場合は画素の反射膜を構成する材料で、反射膜と同時に形成することが好ましい。工程が簡略できるからである。

【0246】本発明はCOG技術に限定するものではなく、チップオンフィルム(COF)技術に前述のドライバIC14などを積載し、表示パネルの信号線と接続した構成としてもよい。また、ドライバICは電源IC102を別途作製し、3チップ構成としてもよい。

【0247】また、TCFテープを用いてもよい。TCFテープ向けフィルムは、ポリイミド・フィルムと銅(Cu)箔を、接着剤を使わずに熱圧着することができる。接着剤を使わずにポリイミド・フィルムにCuを付けるTCPテープ向けフィルムにはこのほか、Cu箔の上に溶解したポリイミドを重ねてキャスト成型する方式と、ポリイミド・フィルム上にスパッタリングで形成した金属膜の上にCuをメッキや蒸着で付ける方式がある。

【0248】これらのいずれでもよいが、接着剤を使わずにポリイミド・フィルムにCuを付けるTCPテープを用いる方法が最も好ましい。30μm以下のリード・ピッチには、接着剤を使わないCuはり積層板で対応する。接着剤を使わないCuはり積層板のうち、Cu層をメッキや蒸着で形成する方法はCu層の薄型化に適しているため、

リード・ピッチの微細化に有利である。

【0249】一方、ゲートドライバ回路12は低温ポリシリコン技術で形成している。つまり、画素のTFTと同一のプロセスで形成している。これは、ソースドライバ14に比較して内部の構造が容易で、動作周波数も低いためである。

【0250】したがって、低温ポリシリコン技術で形成しても容易に形成することができ、また、狭額縁化を実現できる。もちろん、ゲートドライバ12をシリコンチップで形成し、COG技術などを用いて基板46上に実装してもよいことは言うまでもない。また、画素TFT、ゲートドライバなどは高温ポリシリコン技術で形成してもよく、有機材料で形成(有機TFT)してもよい。

【0251】ゲートドライバ12はゲート信号線17a用のシフトレジスタ22aと、ゲート信号線17b用のシフトレジスタ22bとを内蔵する。各シフトレジスタ22は正相と負相のクロック信号(CLKxP、CLKxN)、スタートパルス(STx)で制御される。その他、ゲート信号線の出力、非出力を制御するイネーブル(ENABL)信号、シフト方向を上下逆転するアップダウン(UPDWM)信号を付加することが好ましい。他に、スタートパルスがシフトレジスタにシフトされ、そして出力されていることを確認する出力端子などを設けることが好ましい。

【0252】なお、シフトレジスタのシフトタイミングはコントロールIC(図示せず)からの制御信号で制御される。また、外部データのレベルシフトを行うレベルシフト回路を内蔵する。また、検査回路を内蔵する。

【0253】シフトレジスタ22のバッファ容量は小さいため、直接にはゲート信号線17を駆動することができない。そのため、シフトレジスタ22の出力とゲート信号線17を駆動する出力ゲート24間には少なくとも2つ以上のインバータ回路23が形成されている。

【0254】ソースドライバ14を低温ポリシリコンなどのポリシリコン技術で基板46上に直接形成する場合も同様であり、ソース信号線を駆動するトランスファゲートなどのアナログスイッチのゲートとソースドライバのシフトレジスタ間には複数のインバータ回路が形成される。以下の事項(シフトレジスタの出力と、信号線を駆動する出力段(出力ゲートあるいはトランスファゲートなどの出力段間に配置されるインバータ回路に関する事項)は、ソースドライバおよびゲートドライバ回路に共通の事項である。

【0255】たとえば、図2ではソースドライバ14の出力が直接ソース信号線18に接続されているように図示したが、実際には、ソースドライバのシフトレジスタの出力は多段のインバータ回路が接続されて、インバータの出力がトランスファゲートなどのアナログスイッチのゲートに接続されている。

【0256】インバータ回路23はPチャンネルのMO

SトランジスタとNチャンネルのMOSトランジスタから構成される。先にも説明したようにゲートドライバ回路12のシフトレジスタ回路22の出力端にはインバータ回路23が多段に接続されており、その最終出力が出力ゲート24に接続されている。なお、インバータ回路23はPチャンネルのみで構成してもよい。ただし、この場合は、インバータではなく単なるゲート回路として構成してもよい。

【0257】各インバータ回路23を構成するPチャンネルまたはNチャンネルのTFTのチャンネル幅をW、チャンネル長をL（ダブルゲート以上の場合は構成するチャンネルの幅もしくはチャンネル長を加算する）とし、シフトレジスタに近いインバータの次数を1、表示側に近いインバータの次数をN（N段目）とする。

【0258】インバータ回路23の接続段数が多いと接続されているインバータ23の特性差が多重（積み重なり）され、シフトレジスタ22から出力ゲート24までの伝達時間に差が生じる（遅延時間バラツキ）。たとえば、極端な場合では、図2において出力ゲート24aは1.0μsec後（シフトレジスタからパルスが出力されてから起算して）にオンしている（出力電圧が切り替わっている）のに、出力ゲート24bは1.5μsec後（シフトレジスタからパルスが出力されてから起算して）にオンしている（出力電圧が切り替わっている）という状態が生じる。

【0259】したがって、シフトレジスタ22と出力ゲート24間に作製するインバータ回路23数は少ない方がよいが、出力ゲート24を構成するTFTのチャンネルのゲート幅Wは非常に大きい。また、シフトレジスタ22の出力段のゲート駆動能力は小さい。そのため、シフトレジスタを構成するゲート回路（NAND回路など）で直接に出力ゲート24を駆動することは不可能である。そのため、インバータを多段接続する必要があるが、たとえば、図2のインバータ23dのW4/L4（Pチャンネルのチャンネル幅/Pチャンネルのチャンネル長）の大きさと、インバータ23cのW3/L3の大きさの比が大きいと遅延時間が長くなり、また、インバータの特性がバラツキも大きくなる。

【0260】図3に遅延時間バラツキ（点線で示す）と遅延時間比（実線で示す）の関係を示す。横軸は $(W_{n-1}/L_{n-1}) / (W_n/L_n)$ で示す。たとえば、図2でインバータ23dとインバータ23cのLが同一で2W3=W4であれば $(W3/L3) / (W4/L4) = 0.5$ である。図3のグラフにおいて遅延時間比は $(W_{n-1}/L_{n-1}) / (W_n/L_n) = 0.5$ のときを1とし、遅延同様に時間バラツキも1としている。

【0261】図3では $(W_{n-1}/L_{n-1}) / (W_n/L_n)$ が大きくなるほどインバータ23の接続段数が多くなり遅延時間バラツキが大きくなることを示しており、また、 $(W_{n-1}/L_{n-1}) / (W_n/L_n)$ が小さくなるほど

インバータ23から次段へのインバータ23への遅延時間が長くなることを示している。このグラフから遅延時間比および遅延時間バラツキを2以内にすることが設計上有利である。したがって、次式の条件を満足させればよい。

$$【0262】 0.25 \leq (W_{n-1}/L_{n-1}) / (W_n/L_n) \leq 0.75$$

また、各インバータ23のPチャンネルのW/L比（ W_p/L_p ）とnチャンネルのW/L比（ W_s/L_s ）とは以下の関係を満足させる必要がある。

$$【0263】$$

$$0.4 \leq (W_s/L_s) / (W_p/L_p) \leq 0.8$$

さらに、シフトレジスタの出力端から出力ゲート（あるいはトランスファゲート）間に形成するインバータ23の段数nは次式を満足させると遅延時間のバラツキも少なく良好である。

$$【0264】 3 \leq n \leq 8$$

モビリティ μ にも課題がある。nチャンネルトランジスタのモビリティ μ_n は小さいとTGおよびインバータのサイズが大きくなり、消費電力等が大きくなる。また、ドライバの形成面積が大きくなる。そのため、パネルサイズが大きくなってしまふ。一方、大きいとトランジスタの特性劣化をひきおこしやすい。そのため、モビリティ μ_n は以下の範囲がよい。

$$【0265】 50 \leq \mu_n \leq 150$$

また、シフトレジスタ22内のクロック信号のスルーレートは、500V/μsec以下にする。スルーレートが高いとnチャンネルトランジスタの劣化が激しい。

【0266】なお、図2でシフトレジスタの出力にはインバータ23を多段に接続するとしたが、NAND回路でもよい。NAND回路でもインバータを構成することができるからである。つまり、インバータ23の接続段数とはゲートの接続段数と考えればよい。この場合もいままで説明したW/L比等の関係が適用される。

【0267】図1で図示した構成ではEL素子15のカソードはVs1電位に接続されている。しかし、各色を構成する有機ELの駆動電圧が異なるという問題がある。たとえば、単位平方センチメートルあたり0.01(A)の電流を流した場合、青(B)ではEL素子の端子電圧は5(V)であるが、緑(G)および赤(R)では9(V)である。つまり、端子電圧が、BとG、Rで異なる。したがって、BとG、Rでは保持するトランジスタ11c11dのソースドレイン電圧(SD電圧)が異なる。そのため、各色でトランジスタのソースドレイン電圧(SD電圧)間オフリーク電流が異なることになる。オフリーク電流が発生し、かつオフリーク特性が各色で異なると、色バランスのずれた状態でフリッカが発生する、発光色に相関してガンマ特性がずれるという複雑な表示状態となる。

【0268】この課題に対応するため、本発明では図5

に図示するように、少なくともR、G、B色のうち、1つのカソード電極の電位を他色のカソード電極の電位と異ならせるように構成している。具体的には図5では、Bをカソード電極53aとし、GとRをカソード電極53bとしている。

【0269】カソード電極53aは、各色の有機ELを塗り分けたメタルマスク技術を用いて形成する。メタルマスクを用いるのは、有機ELが水に弱くエッチングなどを行うことができないからである。メタルマスク（図示せず）を用いて、カソード電極53aを蒸着し、同時にコンタクトホール52aで接続を取る。コンタクトホール52aによりBカソード配線51aと電気的接続を取ることができる。

【0270】カソード電極53bも同様に、各色の有機ELを塗り分けたメタルマスク技術を用いて形成する。メタルマスク（図示せず）を用いて、カソード電極53bを蒸着し、同時にコンタクトホール52bで接続を取る。コンタクトホール52bによりRGカソード配線51bと電気的接続を取ることができる。なお、カソード電極のアルミ膜厚は70nm以上200nm以下となるように形成するとよい。

【0271】以上の構成により、カソード電極51aと51bには異なる電圧を印加することができるから、図1のVdd電圧が各色共通であっても、RGBのうち、少なくとも1色のELに印加する電圧を変化させることができる。なお、図5ではRGでは同一のカソード電極53bとしたがこれに限定するものではなく、RとGで異なるカソード電極となるように構成してもよい。

【0272】以上のように構成することにより、各色でトランジスタのソースドレイン電圧（SD電圧）間のオフリーク電流が発生、キंक現象を防止することができる。したがって、フリッカが発生なく、発光色に相関してガンマ特性がずれるということもなく、良好な画像表示を実現できる。

【0273】また、図1のVs1をカソード電圧とし、このカソード電圧を各色で異なるようにするとしたのがこれに限定するものではなく、アノード電圧Vddを各色で異なるように構成してもよいことは言うまでもない。たとえば、Rの画素のVddを電圧8（V）にし、Gを6（V）、Bを10（V）とする構成である。これらのアノード電圧、カソード電圧は±1（V）の範囲で調整できるように構成することが好ましい。

【0274】パネルサイズが2インチ程度であっても、Vddと接続されるアノードからは100mA近く電流が出力される。そのため、アノード配線20（電流供給線）の低抵抗化は必須である。この課題に対応するため、本発明では図6で図示するようにアノード63配線を表示領域の上側と下側から供給している（両端給電）。以上のように両端給電することにより画面の上下での輝度傾斜の発生がなくなる。

【0275】発光輝度を高めるためには画素48を粗面化するとよい。この構成を図7に示す。まず、画素電極48を形成する箇所にスタンプ技術を用いて微細な凹凸を形成する。画素が反射型の場合は、スパッタリング法で約200nmのアルミニウムの金属薄膜を形成して画素電極48を形成する。画素電極48が有機ELと接する箇所には凸部が設けられ、粗面化される。なお、単純マトリックス型表示パネルの場合は、画像電極48はストライプ状電極状とする。また、凸部は凸状だけに限定するものではなく、凹状でもよい。また、凹と凸とを同時に形成してもよい。

【0276】突起の大きさは直径4μm程度にして隣接間距離の平均値を10μm、20μm、40μmにして、それぞれ突起の単位面積密度を1000から1200個/平方ミリメートル、100から120個/mm²、600から800個/平方ミリメートルとして輝度測定を行った。すると、突起の単位面積密度が大きくなるほど発光輝度が強くなることがわかった。したがって、画素電極48上の突起の単位面積密度を変えることで、画素電極の表面状態を変えて発光輝度を調整できることがわかった。検討によれば、突起の単位面積密度を800個/平方ミリメートル以下100個/平方ミリメートル以下で良好な結果を得ることができた。

【0277】有機ELは自己発光素子である。この発光による光がスイッチング素子としてのTFTに入射するとホトコンダクタ現象（ホトコン）が発生する。ホトコンとは、光励起によりTFTなどのスイッチング素子のオフ時でのリーク（オフリーク）が増える現象を言う。

【0278】この課題に対処するため、本発明では図9に示すようにゲートドライバ12（場合によってはソースドライバ14）の下層、画素トランジスタ11の下層の遮光膜91を形成している。遮光膜91はクロムなどの金属薄膜で形成し、その膜厚は50nm以上150nm以下にする。膜厚が薄いと遮光効果が乏しく、厚いと凹凸が発生して上層のTFT11A1のバターンニングが困難になる。

【0279】遮光膜91上に20以上100nm以下の無機材料からなる平滑化膜71aを形成する。この遮光膜91のレイヤーを用いて蓄積容量19の一方の電極を形成してもよい。この場合、平滑膜71aは極力薄く作り蓄積容量の容量値を大きくすることが好ましい。また遮光膜91をアルミで形成し、陽極酸化技術を用いて酸化シリコン膜を遮光膜91の表面に形成し、この酸化シリコン膜を蓄積容量19の誘電体膜として用いてもよい。平滑化膜71b上にはHA構造の画素電極が形成される。

【0280】ドライバ回路12などは裏面だけでなく、表面からの光の進入も抑制するべきである。ホトコンの影響により誤動作するからである。したがって、本発明では、カソード電極が金属膜の場合は、ドライバ12な

どの表面にもカソード電極を形成し、この電極を遮光膜として用いている。

【0281】しかし、ドライバ12の上にカソード電極を形成すると、このカソード電極からの電界によるドライバの誤動作あるいはカソード電極とドライバ回路の電氣的接触が発生する可能性がある。この課題に対処するため、本発明ではドライバ回路12などの上に少なくとも1層、好ましくは複数層の有機EL膜を画素電極上の有機EL膜形成と同時に形成する。

【0282】基本的に有機EL膜は絶縁物であるから、ドライバ上に有機EL膜を形成することにより、カソードとドライバ間が隔離される。したがって、前述の課題を解消することができる。

【0283】一方、カソード電極が透明電極の場合は、透明電極のシート抵抗値が問題となる。透明電極は高抵抗であるが、有機ELのカソードには高い電流密度で電流を流す必要がある。したがって、ITO膜の単層でカソード電極を形成すると発熱により加熱状態となり、表示画面に極度の輝度傾斜が発生したりする。

【0284】この課題に対応するため、カソード電極の表面に金属薄膜からなる低抵抗化配線92を形成している。低抵抗化配線92は液晶表示パネルのブラックマトリックス(BM)と同様の構成(クロムまたはアルミ材料で50nm~200nmの膜厚)で、かつ同様の位置(画素電極間、ドライバ12の上など)である。しかし、有機ELではBMを形成する必要はないから機能は全く異なる。なお、低抵抗化配線92は透明電極72の表面に限定するものではなく、裏面(有機EL膜と接する面)に形成してもよい。

【0285】図10は有機ELモジュールの構成図である。プリント基板103にはコントロールIC101と電源IC102が実装されている。プリント基板103とアレイ基板49とはフレキシブル基板104で電氣的に接続される。このフレキシブル基板104を介して電源電圧、電流、制御信号、映像データがアレイ基板49のソースドライバ14およびゲートドライバ12に供給される。

【0286】この際問題となるのは、ゲートドライバ12の制御信号である。ゲートドライバ12には少なくとも5(V)以上の振幅の制御信号を印加する必要がある。しかし、コントロールIC101の電源電圧は2.5(V)あるいは3.3(V)であるため、コントロールIC101から直接にゲートドライバ12に制御信号を印加することができない。

【0287】この課題に対して、本発明は高い電圧で駆動される電源IC102からゲートドライバ12の制御信号を印加する。電源IC102はゲートドライバ12の動作電圧も発生させるのであるから、当然ながらゲートドライバ12に最適な振幅の制御信号を発生させることができる。

【0288】図11ではゲートドライバ12の制御信号はコントロールICで発生させ、ソースドライバ14で一旦、レベルシフトを行った後、ゲートドライバ12に印加している。ソースドライバ14の駆動電圧は5~8(V)であるから、コントロールIC101から出力された3.3(V)振幅の制御信号を、ゲートドライバ12が受け取れる5(V)振幅に変換することができる。

【0289】図14、図15は本発明の表示モジュール装置の説明図である。図14はソースドライバ14内に内蔵RAM151を持たせた構成である。内蔵RAMは8色表示(各色1ビット)、256色表示(RGは3ビット、Bは2ビット)、4096色表示(RGBは各4ビット)の容量を有する。この8色、256色または4096色表示で、かつ静止画の時は、ソースドライバ14内に配置されたドライバコントローラはこの内蔵RAM151の画像データを読み出す。したがって、超低消費電力化を実現できる。もちろん、内蔵RAM151は26万色以上の多色のRAMであってもよい。また、動画の時も内蔵RAM151の画像データを用いてもよい。

【0290】内蔵RAM151の画像データは誤差拡散処理あるいはディザ処理を行った後のデータをメモリしてもよい。誤差拡散処理、ディザ処理などを行うことにより、26万色表示データを4096色などに交換することができ、内蔵RAM151の容量を小さくすることができる。誤差拡散処理などは誤差拡散コントローラ141で行うことができる。

【0291】なお、図14などにおいて14をソースドライバと記載したが、単なるドライバだけでなく、電源回路102、バッファ回路154(シフトレジスタなどの回路を含む)、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、内蔵RAM151からの入力を処理してソース信号線に電圧あるいは電流を出力するさまざまな機能あるいは回路が構成されたものである。この事項などは、本発明の他の実施例でも同様である。

【0292】フレームレートはパネルモジュールの消費電力と関係する。つまり、フレームレートを高くすればほぼ比例して消費電力は増大する。携帯電話などは待ち受け時間を長くするなどの観点から消費電力の低減を図る必要がある。一方、表示色を多くする(階調数を多くする)ためにはソースドライバIC14などの駆動周波数を高くしなければならない。しかし、消費電力の問題から消費電力を増大させることは困難である。

【0293】一般的に、携帯電話などの情報表示装置では、表示色数よりも低消費電力化が優先される。表示色数を増加させる回路の動作周波数が高くなる、あるいはEL素子に印加する電圧(電流)波形の変化が多くなるなど理由から、消費電力が増加する。したがって、あまり表示色数を多くすることはできない。この課題に対し

て、本発明は画像データを誤差拡散処理あるいはディザ処理を行って画像を表示する。

【0294】図19で説明した本発明の携帯電話では図示していないが、筐体の裏側にCCDカメラを備えている。CCDカメラで撮影し画像は即時に表示パネルの表示画面21に表示できる。CCDカメラで撮影したデータは、表示画面21に表示することができる。CCDカメラの画像データは24ビット（1670万色）、18ビット（26万色）、16ビット（6.5万色）、12ビット（4096色）、8ビット（256色）をキー入力265で切り替えることができる。

【0295】表示データが12ビット以上の時は、誤差拡散処理を行って表示する。つまり、CCDカメラからの画像データが内蔵メモリの容量以上の時は、誤差拡散処理などを実施し、表示色数を内蔵メモリ151の容量以下となるように画像処理を行う。

【0296】今、ソースドライバIC14には4096色（RGB各4ビット）で1画面の内蔵RAM151を具備しているとして説明する。モジュール外部から送られてくる画像データが4096色の場合は、直接ソースドライバIC14の内蔵RAM151に格納され、この内蔵RAM151から画像データを読み出し、表示画面21に画像を表示する。

【0297】画像データが26万色（G：6ビット、R、B：5ビットの計16ビット）の場合は、図14および図15に示すように誤差拡散コントローラ141の演算メモリ152に一旦格納され、かつ同時に誤差拡散あるいはディザ処理を行う演算回路153で誤差拡散あるいはディザ処理が行われる。この誤差拡散処理などにより16ビットの画像データは内蔵RAM151のビット数である12ビットに変換されてソースドライバIC14に転送される。ソースドライバIC14はRGB各4ビット（4096色）の画像データを出力し、表示画面21に画像を表示する。

【0298】また、図15の構成などにおいて、垂直同期信号VDを用いて（垂直同期信号VDで処理方法を変化させて）、フィールドあるいはフレームごとに誤差拡散処理あるいはディザ処理方法を変化させてもよい。たとえば、ディザ処理では、第1フレームでBayer型を用い、次の第2フレームではハーフトーン型を用いるなどである。このようにフレームごとにディザ処理を変化させ、切り替えるようにすることにより誤差拡散処理などに伴うドットむらが目立ちにくくなるという効果が発揮される。

【0299】また、第1フレームと第2フレームで誤差拡散処理などの処理係数を変化させてもよい。また、第1フレームで誤差拡散処理をし、第2フレームでディザ処理をし、さらに第3フレームで誤差拡散処理をするなど処理とを組み合わせても良い。また、乱数発生回路を具備し、乱数の値でフレームごとに処理を実施する処理

方法を選択してもよい。

【0300】フレームレートなどの情報を伝送されるフォーマットに記載するようにしておけば、この記載されたデータをデコードあるいは検出することにより、自動でフレームレートなどを変更できるようになる。特に、伝送されてくる画像が動画か静止画かを記載しておくことが好ましい。また、動画場合は、動画の1秒あたりのコマ数を記載しておくことが好ましい。また、伝送パケットに携帯電話の機種番号を記載しておいたりしておくことが好ましい。なお、本明細書では伝送パケットとして説明するがパケットである必要はない。つまり、送信あるいは発信するデータ中に図18などで説明する情報（表示色数、フレームレートなど）が記載されたものであればいずれでもよい。

【0301】図17は本発明の携帯電話などに送られてくる伝送フォーマットである。伝送とは受信するデータと、送信するデータの双方を含む。つまり、携帯電話は受話器からの音声あるいは携帯電話に付属のCCDカメラで撮影した画像を他の携帯電話などに送信する場合もあるからである。したがって、図18などで説明する伝送フォーマットなどに関連する事項は送信、受信の双方に適用される。

【0302】本発明の携帯電話などではデータはデジタル化されてパケット形式で伝送される。図16および図17で記載しているように、フレームの中は、フラグ部（F）、アドレス部（A）、コントロール部（C）、情報部（I）、フレームチェックシーケンス（FCS）及びフラグ部（F）からなる。コントロール部（C）のフォーマットは図のように情報転送（Iフレーム）、関し（Sフレーム）、及び非番号制（Uフレーム）の3つの形式をとる。

【0303】まず、情報転送形式は情報（データ）を転送する時に使用するコントロールフィールドの形式で、非番号性形式の一部を除けば、情報転送形式がデータフィールドを有する唯一の形式である。この形式によるフレームを情報フレーム（Iフレーム）という。

【0304】また、監視形式は、データリンクの監視制御機能、すなわち情報フレームの受信確認、情報フレームの再送要求などを行うために使用する形式である。この形式によるフレームを、監視フレーム（Sフレーム）という。

【0305】次に非番号制形式は、その他のデータリンク制御機能を遂行するために使用するコントロールフィールドの形式で、この形式によるフレームを非番号制フレーム（Uフレーム）という。

【0306】端末及び網は送受信する情報フレームを送信シーケンス番号（S）と受信シーケンスN（R）で管理する。N（S）、N（R）とも3ビットで構成され、0～7までの8個を循環番号として使い、7の次は0となるモジュラス構成をとっている。したがって、この場

合のモジュラスは8であり、応答フレームを受信せずに、連続送信できるフレーム数は7である。

【0307】データ領域には色数データを示す8ビットのデータとフレームレートを示す8ビットのデータが記載される。これらの例を図18(a)(b)に示す。また、表示色の色数には静止画と動画の区別を記載しておくことが好ましい。また、携帯電話の機種名、送受信する画像データの内容(人物などの自然画、メニュー画面)などを図17のバケットに記載しておくことが望ましい。

【0308】データを受け取った機種はデータをデコードし、自身(該当機種番号)のデータであるとき、記載された内容によって、表示色、フレームレートなど自動的に変更する。また、記載された内容を表示装置の表示領域21に表示するように構成してもよい。ユーザーは画面21の記載内容(表示色、推奨フレームレート)を見て、キーなどを操作し、最適な表示状態にマニュアルで変更する。

【0309】なお、一例として、図18(b)では数値の3はフレームレート80Hzと一例をあげて記載しているがこれに限定するものではなく、40-60Hzなどの一定範囲を示すものであってもよい。また、データ領域に携帯電話の機種などを記載しておいてもよい。機種により性能などが異なり、フレームレートを変化させる必要も発生するからである。また、画像が漫画であるとか、宣伝(CM)であるとかの情報を記載しておくことも好ましい。また、バケットに視聴料金などの情報を記載する。バケット長などの情報を記載しておいてもよい。ユーザーは視聴料金の確認して情報を受信するか否かを判断する。また、画像データが誤差拡散処理をされ

ているか否かのデータも記載しておくことが好ましい。【0310】また、画像処理方法(誤差拡散処理、ディザ処理などの種別、重み付け関数の種類とそのデータ、ガンマの係数など)、機種番号などの情報を伝送されるフォーマットに記載するようにしておけばよい。また、画像データがCCDで撮影されたデータとか、JPEGデータか、またその解像度、MPPEGデータか、BITMAPデータかなどの情報を記載しておく。この記載されたデータをデコードあるいは検出することにより、自動で受信した携帯電話などで最適な状態に変更できる

ようになる。【0311】もちろん、伝送されてくる画像が動画か静止画かを記載しておくことが好ましい。また、動画の場合は、動画の1秒あたりのコマ数を記載しておくことが好ましい。また、受信端末で推奨する再生コマ数/秒などの情報も記載しておくことが好ましい。

【0312】以上の事項は、伝送バケットが送信の場合でも同様である。また、本明細書では伝送バケットとして説明するがバケットである必要はない。つまり、送信あるいは発信するデータ中に図18などで説明する情報

が記載されたものであればいずれでもよい。

【0313】誤差拡散処理コントローラ141は、誤差処理されて送られてきたデータを、逆誤差拡散処理を行い、元データにもどしてから再度、誤差拡散処理を行う機能を付加することが好ましい。誤差拡散処理の有無は図17のバケットデータに載せておく。また、誤差拡散(ディザなどの方式も含む)の処理方法、形式など逆誤差拡散処理に必要なデータも載せておく。

【0314】逆誤差拡散処理を実施するのは、誤差拡散処理はその処理の過程において、ガンマカーブの補正も実現できるからである。データを受けたEL表示装置などのガンマカーブと、送られてきたガンマカーブとが適応しない場合がある。また、送信親されてきたデータは誤差拡散などの処理がすでに実施された画像データである場合がある。

【0315】この事態に対応するために、逆誤差拡散処理を実施し、元データに変換してガンマカーブ補正の影響がないようにする。その後、受信したEL表示装置などで誤差拡散処理を行い、受信表示パネルに最適なガンマカーブになり、かつ最適な誤差拡散処理となるように誤差拡散処理などを実施する。

【0316】また、表示色により、フレームレートを切り替えたい場合は、携帯電話などの装置にユーザボタンと配置し、ボタンなどを用いて表示色などを切り替えられるようにすればよい。

【0317】図19は情報端末装置の1例としての携帯電話の平面図である。筐体193にアンテナ191、テンキー192などが取り付けられている。194などが表示色切換キーあるいは電源オンオフ、フレームレート切換キーである。

【0318】携帯電話などの内部回路ブロックを図20に示す。回路は主としてアップコンバータ205とダウンコンバータ204のブロック、デブプレクサ201のブロックLOバッファ203などのブロックから構成される。

【0319】キー194を1度押さえると表示色は8色モードに、つづいて同一キー194を押さえると表示色は256色モード、さらにキー194を押さえると表示色は4096色モードとなるようにシーケンスを組んでもよい。キーは押さえるごとに表示色モードが変化するトグルスイッチとする。なお、別途表示色に対する変更キーを設けてもよい。この場合、キー194は3つ(以上)となる。

【0320】キー194はブッシュスイッチの他、スライドスイッチなどの他のメカニカルなスイッチでもよく、また、音声認識などにより切替るものでもよい。たとえば、4096色を受話器に音声入力すること、たとえば、「高品位表示」、「256色モード」あるいは「低表示色モード」と受話器に音声入力することにより表示パネルの表示画面21に表示される表示色に変化す

るように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。

【0321】また、表示色の切替は電氣的に切替るスイッチでもよく、表示パネルの表示部21に表示させたメニューを触れることにより選択するタッチパネルでも良い。また、スイッチを押さえる回数で切替る、あるいはクリックボールのように回転あるいは方向により切替るように構成してもよい。

【0322】194は表示色切替キーとしたが、フレームレートを切替るキーなどとしてもよい。また、動画と静止画とを切替るキーなどとしてもよい。また、動画と静止画とフレームレートなどの複数の要件を同時に切り替えてもよい。また、押さえ続けると徐々に(連続的に)フレームレートが変化するように構成してもよい。この場合は発振器を構成するコンデンサC、抵抗Rのうち、抵抗Rを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。

【0323】また、コンデンサはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサを形成しておき、1つ以上のコンデンサを選択し、これらを回路的に並列に接続することにより実現してもよい。

【0324】なお、表示色などによりフレームレートを切替るという技術的思想は携帯電話に限定されるものではなく、パームトップコンピュータや、ノートパソコン、デスクトップパソコン、携帯時計など表示画面を有する機器に広く適用することができる。また、液晶表示装置(液晶表示パネル)に限定されるものではなく、液晶表示パネル、有機ELパネルや、TFTパネル、PLZTパネルや、CRTにも適用することができる。

【0325】本発明の実施例で説明した技術的思想は、ビデオカメラ、液晶プロジェクター、立体テレビ、プロジェクションテレビなどに適用できる。また、ビューファインダ、携帯電話のモニター、PDA、PHS、携帯情報端末およびそのモニター、デジタルカメラおよびそのモニターにも適用できる。また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、電子スチルカメラにも適用できる。

【0326】また、現金自動引き出し機のモニター、公衆電話、テレビ電話、パーソナルコンピュータ、液晶腕時計およびその表示装置にも適用できる。さらに、家庭電器機器の液晶表示モニター、ポケットゲーム機器およびそのモニター、表示パネル用バックライトなどにも適用あるいは応用展開できることは言うまでもない。

【0327】

【発明の効果】以上のように、本発明により、作製されたアレイ基板または表示パネルの検査あるいは評価を容易に実現できるため信頼性の高い表示装置を提供できる。

【0328】また、本発明の表示パネル、表示装置等は、高画質、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。

【0329】なお、本発明を用いれば、低消費電力の情報表示装置などを構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。したがって、地球環境、宇宙環境に優しいこととなる。

【図面の簡単な説明】

【図1】本発明の表示パネルの回路構成図

【図2】本発明の表示装置の回路構成図

【図3】本発明の表示装置の説明図

【図4】本発明の表示装置の断面図

【図5】本発明の表示装置の説明図

【図6】本発明の表示装置の説明図

【図7】本発明の表示装置の断面図

【図8】本発明の表示装置の断面図

【図9】本発明の表示装置の断面図

【図10】本発明の表示装置の構成図

【図11】本発明の表示装置の構成図

【図12】従来の表示パネルの回路構成図

【図13】本発明の表示パネルの説明図

【図14】本発明の表示装置の説明図

【図15】本発明の表示装置の説明図

【図16】本発明の表示装置のデータ伝送方法の説明図

【図17】本発明の表示装置のデータ伝送方法の説明図

【図18】本発明の表示装置のデータ伝送方法の説明図

【図19】本発明の情報表示装置の平面図

【図20】本発明の情報表示装置の説明図

【図21】本発明の表示パネルの説明図

【図22】本発明の表示パネルの説明図

【図23】本発明の検査方法の説明図

【図24】本発明の検査方法の説明図

【図25】本発明の検査装置の説明図

【図26】本発明の検査方法の説明図

【図27】本発明の検査方法の説明図

【図28】本発明の検査方法の説明図

【図29】本発明の検査方法の説明図

【図30】本発明の検査方法の説明図

【図31】本発明の検査方法の説明図

【図32】本発明の検査方法の説明図

【図33】本発明のソースドライバの説明図

【図34】本発明の検査方法の説明図

【図35】本発明の表示パネルの説明図

【図36】本発明の検査方法の説明図

【図37】本発明の表示パネルの説明図

【図38】本発明の表示パネルの説明図

【図39】本発明の表示パネルの説明図


【符号の説明】

11 TFT

12 ゲートドライバ


- 14 ソースドライバ
- 15 EL素子
- 16 画素
- 17 ゲート信号線
- 18 ソース信号線
- 19 キャパシタ (蓄積容量、コンデンサ)
- 20 電流供給線 (電力供給線、電圧供給線)
- 21 表示領域 (表示画面、有効表示領域)
- 41 封止フタ (封止材)
- 43, 44 凸部
- 45 シール剤 (材)
- 46 反射膜
- 47 有機EL (EL素子)
- 48 画素電極
- 49 アレイ基板
- 50 $\lambda/4$ 板 ($\lambda/4$ シート)
- 51 カソード配線
- 52 コンタクト
- 53 カソード
- 54 偏光板
- 55 乾燥剤 (乾燥材、吸湿手段)
- 61, 62 接続端子
- 63 アノード
- 71 平滑化膜
- 72 透明電極
- 73 封止膜
- 74 円偏光板
- 81 エッジ保護膜
- 91 遮光膜
- 92 低抵抗化配線 (金属膜)
- 101 コントロールIC

【図3】



- * 102 電源IC
- 103 プリント基板
- 104 フレキシブル基板
- 105 データ信号
- 141 誤差拡散コントローラ
- 151 内蔵表示メモリ
- 152 演算メモリ
- 153 演算回路
- 154 バッファ回路
- 10 191 アンテナ
- 192 テンキー
- 193 筐体
- 194 ボタン
- 201 デュプレクサ
- 202 LNA
- 203 LOバッファ
- 204 ダウンコンバータ
- 205 アップコンバータ
- 206 PAブリドライバ
- 20 207 PA
- 231 ガラス基板
- 232 ショートリング
- 241 切断部
- 242 端子電極
- 251 ブローブ
- 252 観察者 (光学的検出手段)
- 253 信号源 (電圧または電流源)
- 331 映像信号線
- 332 スイッチ制御手段
- 30 333 トランスファークロップ (TG)
- * 334 アナログスイッチ


【図12】




【図1】

- 11 TFT
12 ゲートドライバ
14 ソースドライバ
15 EL素子
16 画素
17 ゲート信号線
18 ソース信号線
19 キャパシタ（コンデンサ）
20 電流供給線

(a)




(b)



【図6】

- 61, 62 接続端子
63 アノード



【図18】

(a)

色数


数値	表示色
0	白黒
1	8色
2	256色
3	4096色
4	65K色
5	260K色
6	フルカラー
7	予約

(b)

レート


数値	レート
0	20
1	40
2	60
3	80
4	100
5	120
6	160
7	予約

【図2】




- 21 表示領域
22 シフトレジスタ
23 インバータ
24 出力ゲート


【図4】



【図26】




【図5】




【図7】

71 平滑化膜 73 封止膜
72 透明電極 74 円偏光板



【図8】


81 エッジ保護膜




【図16】

形式	ビットゲース							
	b ₈	b ₇	b ₆	b ₅	b ₄	b ₃	b ₂	b ₁
情報転送形式 Iフレーム	受信順序 番号 N (R)			P	送信順序 番号 N (S)			0
	2 ²	2 ¹	2 ⁰		2 ²	2 ¹	2 ⁰	
監視形式 Sフレーム	受信順序 番号 N (R)			P/F	監視機能 ビット S		0	1
	2 ²	2 ¹	2 ⁰					
非番号制形式 Uフレーム	修飾機能 ビット M			P/F	修飾機能 ビット M		1	1


【図9】




【図10】



【図11】



【圖 14】



(b)






Diagram illustrating the HDLC frame structure:


- The frame is divided into two main sections: **フレームレベルフォーマット** (Frame Level Format) and **パケットレベルフォーマット** (Packet Level Format).
- フレームレベルフォーマット** consists of:
 - F** (Flag): 1 octet, bit sequence 01111110 (b1~b8).
 - A** (Address): 1 octet, bit sequence (b1~b8).
 - C** (Control): 1 octet, bit sequence (c1~c8).
 - I** (Information): 4 octets (MAX256 octets).
 - FCS** (Frame Check Sequence): 2 octets, bit sequence (b16~b1).
 - F** (Flag): 1 octet, bit sequence 01111110 (b1~b8).
- パケットレベルフォーマット** consists of:
 - パケットヘッダ** (Packet Header): 1 octet.
 - データ** (Data): 4 octets (MAX256 octets).

【図19】




191 アンテナ 201 デュプレクサ 204 ダウンコンバータ 206 PAブリドライバ
 192 テンキー 202 LNA 205 アップコンバータ 207 PA
 193 筐体 203 LOバッファ
 194 ボタン


【図20】



【図22】




【図21】




【図23】

231 ガラス基板
232 ショートリング




【図24】

241 切断部
242 端子電極




【図25】


251 プローブ
252 観察者
253 信号源（電圧源）




【図 27】




【図 28】




【図 29】




【図 32】




【図30】




【図38】




【図31】




331 映像信号線	333 トランスファゲート (TG)
332 スイッチ制御線	334 アナログスイッチ




(a)




(b)



【図35】



【図36】



The schematic diagram shows two identical CMOS circuit stages connected in series. Each stage has two inputs, SA and SB, and two outputs, 351 and 15. The circuit is powered by Vdd and VS1. Each stage contains a PMOS transistor (19) connected to Vdd, and four NMOS transistors (11a, 11b, 11c, 11d) connected to VS1. The NMOS transistors are arranged in a complex network that implements a specific logic function. The output 351 is taken from the PMOS transistor (19) and the output 15 is taken from the NMOS transistor network. The circuit is designed to be robust against process variations and temperature changes.

(51)Int.Cl.'

識別記号

FI

テーマコード (参考)

3/30

3/30

H 0 5 B 33/14

670Q

J

A

(72)発明者 柘植 仁志
大阪府門真市大字門真1006番地 松下電器
産業株式会社内

F ターム(参考) 2G036 AA19 AA27 BA32 BB12
3K007 AB00 AB04 AB05 AB13 AB18
BA06 BB05 CA01 CA02 CA05
CB01 DA00 DB03 EB00 FA01
FA02
5C080 AA06 BB05 DD15 DD25 FF11
JJ02 JJ03 JJ06 KK47
5C094 AA02 AA10 AA15 AA22 AA44
BA03 BA29 CA19 CA24 DA14
DA15 DB01 DB04 EA03 EA04
EA07
5G435 AA00 AA01 AA03 AA17 AA18
BB05 CC09 CC12 EE33 KK05